集積回路

集積回路（IC ）は、マイクロチップ、コンピュータチップ、または単にチップとも呼ばれ、トランジスタ、抵抗器、コンデンサなどの複数の相互接続された電子部品で構成された小型の電子デバイスです。これらの部品は、通常はシリコンなどの半導体材料の小片にエッチングされています。集積回路は、コンピュータ、スマートフォン、テレビなどの幅広い電子機器で使用され、情報の処理や保存などのさまざまな機能を実行します。集積回路は、デバイスの小型化と機能強化を可能にし、エレクトロニクス分野に大きな影響を与えています。

集積回路は、個別の部品で構成された回路よりも桁違いに小型で、高速で、安価であり、トランジスタの数を増やすことができます。

IC の大量生産能力、信頼性、および集積回路設計へのビルディング ブロック アプローチにより、個別のトランジスタを使用した設計に代わって標準化された IC が急速に採用されるようになりました。現在、IC は事実上すべての電子機器に使用されており、エレクトロニクスの世界に革命をもたらしました。コンピューター、携帯電話、その他の家電製品は、現代の社会構造に不可欠な部分となっていますが、これは現代のコンピューター プロセッサやマイクロコントローラーなどの IC の小型化と低コスト化によって可能になりました。

超大規模集積回路は、半導体デバイス製造における技術的進歩によって実用化されました。1960 年代に誕生して以来、チップのサイズ、速度、容量は飛躍的に進歩してきました。これは、同じサイズのチップにより多くのトランジスタを収めるという技術的進歩によるものです。現代のチップは、人間の指の爪ほどの面積に数十億個のトランジスタを収めている場合があります。おおよそムーアの法則に従ったこれらの進歩により、今日のコンピュータ チップは、1970 年代初期のコンピュータ チップに比べて数百万倍の容量と数千倍の速度を備えています。

IC には、個別部品から構成される回路に比べて、サイズ、コスト、性能という 3 つの主な利点があります。サイズとコストが低いのは、チップとそのすべてのコンポーネントが、トランジスタを 1 つずつ構築するのではなく、フォトリソグラフィーによってユニットとして印刷されるためです。さらに、パッケージ化された IC は個別回路よりもはるかに少ない材料を使用します。IC のコンポーネントはサイズが小さく近接しているため、切り替えが速く、比較的電力消費が少ないため、性能が高くなります。IC の主な欠点は、設計の初期コストが高く、工場建設の資本コストが莫大なことです。この初期コストが高いため、IC は大量生産が見込まれる場合にのみ商業的に実現可能です。

集積回路 は次のように定義される: ^[1]

回路要素のすべてまたは一部が分離不可能な状態に関連付けられ、電気的に相互接続されており、建設および商業の目的では分離不可能であると見なされる回路。

厳密な用法では、集積回路は、もともとモノリシック集積回路と呼ばれ、単一のシリコン片で構成される単一ピースの回路構造を指します。 ^{[2] [3]一般的な用法では、この厳密な定義を満たさない回路は、} 3D IC、2.5D IC、MCM、薄膜トランジスタ、厚膜技術、ハイブリッド集積回路など、さまざまな技術を使用して構築されるため、ICと呼ばれることがあります。この用語の選択は、ムーアの法則が時代遅れであるかどうかに関連する議論で頻繁に登場します。

複数の部品を 1 つのデバイス (現代の IC など) に統合する初期の試みは、1926 年に初めて製造されたLoewe 3NF真空管でした。 ^{[4] [5] IC とは異なり、この真空管は}税金回避を目的として設計されました。ドイツでは、ラジオ受信機には、ラジオ受信機に取り付けられている真空管ホルダーの数に応じて課税されていました。この真空管により、ラジオ受信機は 1 つの真空管ホルダーを持つことができました。100 万個が製造され、「無線電子機器の統合化の第一歩」となりました。^[6]このデバイスには、6 ピン デバイスに 3 つの三極管、2 つのコンデンサ、4 つの抵抗器で構成されるアンプが含まれていました。 ^[7] Loewe 3NF を搭載したラジオは他のラジオよりも安価でした。^{[8]これは、}個別の部品を使用するよりも統合化の利点の 1 つを示しており、これは数十年後に IC で見られるようになりました。^[9]

集積回路の初期の概念は、ドイツのエンジニアであるヴェルナー・ヤコビ^[10] (シーメンスAG ) [11]が、3段の増幅装置で共通基板上に5つのトランジスタを備えた集積回路のような半導体増幅装置^{[12]の特許を申請した1949年}に遡ります。ヤコビは、彼の特許の典型的な産業用途として、小型で安価な補聴器を公開しました。彼の特許がすぐに商業的に使用されたという報告はありません。

この概念の初期の提唱者の一人に、英国国防省の王立レーダー研究所に勤務していたレーダー科学者のジェフリー・ダマー（1909年 - 2002年）がいる。ダマーは1952年5月7日、ワシントンDCで開催された電子部品の品質向上に関するシンポジウムでこのアイデアを一般に発表した。^[13]彼は自分のアイデアを広めるために公に多くのシンポジウムを開き、1956年にそのような回路を作ろうとしたが失敗に終わった。1953年から1957年にかけて、シドニー・ダーリントンと樽井康雄（電気技術研究所）は、いくつかのトランジスタが共通のアクティブ領域を共有できるが、それらを互いに分離する電気的絶縁がない同様のチップ設計を提案した。 ^[10]

モノリシック集積回路チップは、ジャン・ホーニによるプレーナープロセスの発明とクルト・レホベックによるp-n接合分離によって可能になった。ホーニの発明は、カール・フロッシュとリンカーン・デリックによる二酸化ケイ素のマスキングと前堆積による表面保護と不動態化の研究^{[14] [15] [16]、}およびフラー、ディッツェンバーガーらによるシリコンへの不純物の拡散に関する研究^{[17] [18] [19] [20] [21]に基づいている。}

ICの前身となるアイデアは、それぞれが単一の小型部品を含む小さなセラミック基板（いわゆるマイクロモジュール）を作成することでした。 ^{[22]その後、コンポーネントを統合し、2次元または3次元のコンパクトなグリッドに配線することができます。 1957年に非常に有望に思えたこのアイデアは、}ジャック・キルビーによって米国陸軍に提案され^[22]、短命に終わったマイクロモジュールプログラム（1951年のプロジェクトティンカートイに類似）につながりました。^{[22] [23] [24]}しかし、プロジェクトが勢いを増すにつれて、キルビーは新しい革新的な設計、ICを思い付きました。

テキサス・インスツルメンツに新しく採用されたキルビーは、1958年7月に集積回路に関する最初のアイデアを記録し、1958年9月12日に集積回路の最初の動作例を成功裏に実証した。^[25] 1959年2月6日の特許出願で、^[26]キルビーは新しいデバイスを「電子回路のすべてのコンポーネントが完全に統合された半導体材料の本体」と説明した。^[27]新しい発明の最初の顧客は米国空軍だった。^[28]キルビーは集積回路の発明に貢献したことにより、2000年のノーベル物理学賞を受賞した。^[29]

しかし、キルビーの発明は、外部に金線接続があり、大量生産が困難であったため、真のモノリシック集積回路チップではありませんでした。^[30]キルビーの半年後、フェアチャイルドセミコンダクターのロバート・ノイスが、最初の真のモノリシックICチップを発明しました。^{[31] [30]}キルビーの実装よりも実用的なノイスのチップはシリコンで作られていましたが、キルビーのチップはゲルマニウムで作られていました。また、ノイスのチップは、1959年初頭に同僚のジャン・ホーニによって開発され、重要なオンチップアルミニウム相互接続線を含むプレーナプロセスを使用して製造されました。現代のICチップは、キルビーではなく ノイスのモノリシックIC ^{[31] [30]}に基づいています。

NASAのアポロ計画は1961年から1965年の間に集積回路の最大の消費者であった。^[32]

トランジスタ-トランジスタロジック（TTL）は、1960年代初頭にTRW社のJames L. Buieによって開発されました。TTLは1970年代から1980年代初頭にかけて主流の集積回路技術となりました。^[33]

数十のTTL集積回路は、ミニコンピュータやメインフレームコンピュータのプロセッサを構築するための標準的な方法でした。IBM 360メインフレーム、PDP-11ミニコンピュータ、デスクトップDatapoint 2200などのコンピュータは、TTLまたはさらに高速なエミッタ結合ロジック（ECL）のいずれかのバイポーラ集積回路^[34]で構築されました。

EPROMは、イスラエルの電気技師ドブ・フローマンが1969年にその概念を考案し、フローマンがインテルに勤務していた1971年に実際に開発されたチップの一種です。^{[35] [36]}

現代の IC チップのほぼすべては、MOSFET (金属-酸化物-シリコン電界効果トランジスタ)から構築された金属-酸化物-半導体(MOS) 集積回路です。 ^[37] 1955 年から 1960 年にかけてベル研究所で発明された MOSFET により、^{[38] [39] [40] [41] [42] [ 43] [44]}高密度集積回路の構築が可能になりました。^{[45]チップ上のトランジスタの}p-n 接合分離に多くの手順を必要とするバイポーラトランジスタとは対照的に、MOSFET ではそのような手順は必要なく、簡単に互いに分離できます。^[46]集積回路における MOSFET の利点は、1961 年に Dawon Kahng によって指摘されました。^[47] IEEE のマイルストーンのリストには、1958 年の Kilby による最初の集積回路、^[48] Hoerni のプレーナプロセス、および 1959 年の Noyce のプレーナ ICが含まれています。 ^[49]

最初に製造された実験的なMOS ICは、1962年にRCAのフレッド・ハイマンとスティーブン・ホフスタインが作った16個のトランジスタのチップでした。 ^{[50]その後、} ジェネラル・マイクロエレクトロニクスは1964年に最初の商用MOS集積回路を発表しました。 ^[51]ロバート・ノーマンが開発した120個のトランジスタのシフトレジスタです。 ^{[50] 1964年までに、MOSチップは}バイポーラチップよりもトランジスタ密度が高く、製造コストが低くなりました。MOSチップはムーアの法則で予測された速度でさらに複雑になり、 1960年代後半には単一のMOSチップに数百個のトランジスタを搭載した大規模集積回路(LSI)につながりました。 ^[52]

1967年にベル研究所でロバート・カーウィン、ドナルド・クライン、ジョン・サラセが自己整合ゲート（シリコンゲート）MOSFET を開発した後、 ^{[53]現代のすべての}CMOS集積回路の基礎となる自己整合ゲートを備えた最初のシリコンゲートMOS IC技術が、 1968年にフェアチャイルドセミコンダクターでフェデリコ・ファギンによって開発されました。 ^{[54] MOS LSIチップの}コンピューティングへの応用は、最初のマイクロプロセッサの基礎となり、エンジニアは完全なコンピュータプロセッサを単一のMOS LSIチップに収めることができることに気づき始めました。これが、1970年代初頭までにマイクロプロセッサとマイクロコントローラの発明につながりました。^[52] 1970年代初頭、MOS集積回路技術により、 1つのチップ上に10,000個を超えるトランジスタを集積した超大規模集積回路（VLSI）が可能になりました。^[55]

当初、MOSベースのコンピュータは、航空宇宙やポケット計算機など、高密度が求められる場合にのみ意味をなしていました。1970年のDatapoint 2200など、完全にTTLで構築されたコンピュータは、1980年代初頭まで、 1972年のIntel 8008などのシングルチップMOSマイクロプロセッサよりもはるかに高速で強力でした。 ^[34]

IC技術の進歩、主に微細化とチップの大型化により、集積回路内のMOSトランジスタの数は2年ごとに倍増しており、この傾向はムーアの法則として知られています。ムーアは当初、毎年倍増すると述べていましたが、1975年に2年ごとに主張を変更しました。 ^[56]この容量の増加は、コストの削減と機能の向上に使用されました。一般に、機能サイズが縮小すると、ICの動作のほぼすべての側面が向上します。トランジスタあたりのコストとトランジスタあたりのスイッチング電力消費は低下し、メモリ容量と速度は、デナードスケーリング（MOSFETスケーリング）によって定義された関係を通じて向上します。^[57]速度、容量、および電力消費の向上はエンドユーザーにとって明らかであるため、メーカー間ではより微細な形状を使用するための激しい競争が行われています。長年にわたり、トランジスタのサイズは、1970年代初頭の数十ミクロンから2017年の10ナノメートルに減少しました^[58]。 2016年現在、典型的なチップ面積は数平方ミリメートルから約600 mm ^{2の範囲で、1 mm 2}あたり最大2500万個のトランジスタが搭載されています。^[59]

予想される微細化と関連分野での必要な進歩は、国際半導体技術ロードマップ（ITRS）によって長年予測されていました。最終的なITRSは2016年に発行され、国際デバイス・システムロードマップに置き換えられています。^[60]

当初、IC は厳密には電子デバイスでした。IC の成功により、小型で低コストという同じ利点を得るために、他のテクノロジーが統合されるようになりました。これらのテクノロジーには、機械デバイス、光学、センサーが含まれます。

• 電荷結合素子とそれに密接に関連するアクティブピクセルセンサーは、光に敏感なチップです。科学、医療、消費者向けアプリケーションにおいて、写真フィルムの代わりとして広く利用されています。携帯電話、タブレット、デジタルカメラなどのアプリケーション向けに、現在では毎年数十億個のデバイスが生産されています。このICのサブフィールドは2009年にノーベル賞を受賞しました。^[61]
• 電気で駆動する非常に小さな機械装置をチップ上に集積することができ、この技術は微小電気機械システム（MEMS）として知られています。これらの装置は1980年代後半に開発され^[62]、さまざまな商業および軍事用途で使用されています。例としては、DLPプロジェクター、インクジェットプリンター、自動車のエアバッグを展開するために使用される加速度計やMEMSジャイロスコープなどがあります。
• 2000年代初頭以来、光学機能（光コンピューティング）のシリコンチップへの統合は、学術研究と産業界の両方で積極的に追求され、光デバイス（変調器、検出器、ルーティング）とCMOSベースの電子機器を組み合わせたシリコンベースの統合光トランシーバーの商品化に成功しました。 ^{[63]また、LightelligenceのPACE（Photonic Arithmetic Computing Engine）などの光を使用する} フォトニック集積回路も、フォトニクスと呼ばれる物理学の新しい分野を使用して開発されています。^[64]
• 集積回路は、医療用インプラントやその他のバイオエレクトロニクス機器のセンサー用途にも開発されています。 ^{[65]このような生体環境では、露出した半導体材料の}腐食や生分解を防ぐために、特別な密封技術を適用する必要があります。^[66]

2018 年現在^{[アップデート]}、トランジスタの大部分は、シリコン チップの片側に 2 次元平面プロセスで単層で製造されたMOSFETです。研究者は、次のようないくつかの有望な代替案のプロトタイプを製作しています。

• 複数のトランジスタ層を積み重ねて3次元集積回路（3DIC）を作るためのさまざまなアプローチ、例えばシリコン貫通ビア、「モノリシック3D」、^[67]積層ワイヤボンディング、^[68]などの方法論がある。
• 他の材料から作られたトランジスタ：グラフェントランジスタ、モリブデントランジスタ、カーボンナノチューブ電界効果トランジスタ、窒化ガリウムトランジスタ、トランジスタのようなナノワイヤ電子デバイス、有機電界効果トランジスタなど。
• 小さなシリコン球の表面全体にトランジスタを製造する。^{[69] [70]}
• 基板の改良。典型的には、フレキシブルディスプレイやその他のフレキシブル電子機器用の「フレキシブルトランジスタ」を作製し、おそらくは持ち運び可能なコンピュータの実現につながる。

より小型のトランジスタを製造することが困難になるにつれ、企業はマルチチップモジュール/チップレット、3次元集積回路、パッケージオンパッケージ、高帯域幅メモリ、ダイスタッキングによるシリコン貫通ビアを使用して、トランジスタのサイズを縮小することなく、パフォーマンスを向上させ、サイズを縮小しています。このような技術は、総称してアドバンストパッケージングと呼ばれています。^[71]アドバンストパッケージングは​​、主に2.5Dパッケージングと3Dパッケージングに分けられます。2.5Dはマルチチップモジュールなどのアプローチを説明し、3Dはパッケージオンパッケージや高帯域幅メモリなど、何らかの方法でダイを積み重ねるアプローチを説明します。すべてのアプローチでは、1つのパッケージに2つ以上のダイが含まれます。^{[72] [73] [74] [75] [76]あるいは、} 3D NANDなどのアプローチでは、1つのダイに複数のレイヤーを積み重ねます。集積回路の冷却性能を向上させるためにマイクロ流体冷却を採用した技術が実証されている^[77] 。また、フリップチップで使用されるはんだバンプ、または熱放散専用の熱はんだバンプにペルチェ熱電冷却器を採用した技術も実証されている^{[78] [79]}。

複雑な集積回路の設計と開発にかかるコストは非常に高く、通常は数千万ドルに上ります。^{[80] [81]}そのため、集積回路製品を大量生産することが経済的に合理的であり、非反復エンジニアリング（NRE）コストは通常​​、数百万の生産ユニットに分散されます。

現代の半導体チップは数十億の部品で構成されており、手作業で設計するには複雑すぎます。設計者を支援するソフトウェアツールは不可欠です。電子設計自動化（EDA）は、電子コンピュータ支援設計（ECAD）^[82]とも呼ばれ、集積回路を含む電子システムを設計するためのソフトウェアツールの一種です。これらのツールは、エンジニアが半導体チップ全体を設計、検証、分析するために使用する設計フローで連携して動作します。最新のEDAツールの中には、人工知能（AI）を使用してエンジニアの時間を節約し、チップのパフォーマンスを向上させるものがあります。

集積回路は、アナログ^[83]、 デジタル^[84]、およびアナログ信号とデジタル信号を同じIC上で組み合わせた ミックスドシグナル^[85]に大別できます。

デジタル集積回路は、数平方ミリメートルの中に数十億^[59]の論理ゲート、フリップフロップ、マルチプレクサ、およびその他の回路を収容することができます。これらの回路は小型であるため、ボードレベルの統合に比べて高速、低消費電力、製造コストの削減が可能です。これらのデジタルIC（通常はマイクロプロセッサ、DSP、マイクロコントローラ）は、ブール代数を使用して「1」と「0」の信号を処理します。

最も先進的な集積回路には、パソコン、携帯電話、電子レンジなどで使用されているマイクロプロセッサまたは「コア」があります。複数のコアが 1 つの IC またはチップに統合されている場合もあります。デジタルメモリ チップや特定用途向け集積回路(ASIC) は、他の集積回路ファミリーの例です。

1980年代には、プログラマブルロジックデバイスが開発された。これらのデバイスには、集積回路メーカーによって固定されるのではなく、ユーザーが論理機能と接続をプログラムできる回路が含まれている。これにより、チップをプログラムして、ロジックゲート、加算器、レジスタなどのさまざまなLSIタイプの機能を実行できる。プログラマビリティにはさまざまな形式がある。1回だけプログラムできるデバイス、 UV光を使用して消去してから再プログラムできるデバイス、フラッシュメモリを使用して(再)プログラムできるデバイス、動作中を含めいつでもプログラムできるフィールドプログラマブルゲートアレイ(FPGA)などである。現在のFPGAは(2016年現在)数百万のゲートに相当する機能を実装でき、最大1GHzの周波数で動作できる。^[86]

センサー、電源管理回路、オペアンプなどのアナログ IC は、連続信号を処理し、増幅、アクティブ フィルタリング、復調、ミキシングなどのアナログ機能を実行します。

ICは、アナログ回路とデジタル回路をチップ上で組み合わせて、アナログ-デジタル変換器やデジタル-アナログ変換器などの機能を作成することができます。このようなミックスドシグナル回路はサイズが小さく、コストも低くなりますが、信号干渉を考慮する必要があります。1990年代後半までは、無線機はマイクロプロセッサと同じ低コストのCMOSプロセスで製造できませんでした。しかし、1998年以降、無線チップはRF CMOSプロセスを使用して開発されています。例としては、IntelのDECTコードレス電話や、Atherosやその他の企業が作成した802.11（Wi-Fi）チップなどがあります。 ^[87]

現代の電子部品販売業者は、集積回路をさらに細分化することがよくあります。

• デジタル IC は、ロジック IC (マイクロプロセッサやマイクロコントローラなど)、メモリ チップ( MOS メモリやフローティング ゲートメモリなど)、インターフェイス IC (レベル シフタ、シリアライザ/デシリアライザなど)、電源管理 IC、プログラマブル デバイスに分類されます。
• アナログ IC は、線形集積回路とRF 回路(無線周波数回路)に分類されます。
• ミックスドシグナル集積回路は、データ収集IC ( A/D コンバータ、D/A コンバータ、デジタルポテンショメータを含む)、クロック/タイミング IC、スイッチドキャパシタ(SC) 回路、およびRF CMOS回路に分類されます。
• 3次元集積回路（3D IC）は、シリコン貫通ビア（TSV）ICとCu-Cu接続ICに分類されます。

化学元素周期表の半導体は、固体真空管に最も適した材料であると特定されました。酸化銅から始まり、ゲルマニウム、シリコンへと進み、これらの材料は 1940 年代から 1950 年代にかけて体系的に研究されました。今日では、単結晶シリコンが IC に使用される主な基板ですが、ガリウムヒ素などの周期表のIII-V化合物は、 LED、レーザー、太陽電池、最高速の集積回路などの特殊な用途に使用されています。半導体材料の結晶構造の欠陥が最小限の結晶を作成する方法が完成するまでに数十年かかりました。

半導体ICは、フォトリソグラフィー、堆積（化学蒸着など）、エッチングという3つの主要なプロセスステップを含む プレーナープロセスで製造されます。主なプロセスステップは、ドーピングと洗浄によって補完されます。より新しいまたは高性能なICでは、22nmノード（Intel）または16/14nmノードから、プレーナートランジスタの代わりにマルチゲートFinFETまたはGAAFETトランジスタが使用される場合があります。 ^[88]

ほとんどの用途では単結晶シリコン ウェーハが使用されます (特殊な用途では、ガリウム ヒ素などの他の半導体が使用されます)。ウェーハは完全にシリコンである必要はありません。フォトリソグラフィーは、基板のさまざまな領域にドーピングするマークを付けたり、ポリシリコン、絶縁体、または金属 (通常はアルミニウムまたは銅) トラックをその上に堆積したりするために使用されます。ドーパントは、半導体の電子特性を調整するために意図的に導入される不純物です。ドーピングは、半導体材料にドーパントを追加するプロセスです。

• 集積回路は、フォトリソグラフィーによって定義され、通常は異なる色で表示される多数の重なり合った層で構成されています。一部の層は、さまざまなドーパントが基板に拡散される場所 (拡散層) を示し、一部の層は追加のイオンが注入される場所 (注入層) を定義し、一部の層は導体 (ドープされたポリシリコンまたは金属層) を定義し、一部の層は導電層間の接続 (ビアまたはコンタクト層) を定義します。すべてのコンポーネントは、これらの層の特定の組み合わせから構成されます。
• 自己整合CMOSプロセスでは、ゲート層（ポリシリコンまたは金属）が拡散層と交差する場所にトランジスタが形成されます（これを「自己整合ゲート」と呼びます）。^{[89] ：p.1（図1.1を参照）}
• 容量構造は、従来の電気コンデンサの平行導電板に非常によく似た形状で、「板」の面積に応じて形成され、板の間には絶縁材が配置されています。 IC では、さまざまなサイズのコンデンサが一般的です。
• さまざまな長さの蛇行したストライプは、オンチップ抵抗器を形成するために使用されることがありますが、ほとんどのロジック回路では抵抗器は必要ありません。抵抗は、抵抗構造の長さと幅の比率と、そのシート抵抗率の組み合わせによって決まります。
• まれに、誘導構造を小さなオンチップコイルとして構築したり、ジャイレータによってシミュレートしたりすることもできます。

CMOS デバイスは論理状態間の遷移時にのみ電流を消費するため、バイポーラ接合トランジスタデバイス よりも消費電流がはるかに少なくなります。

ランダムアクセス メモリは最も一般的なタイプの集積回路です。したがって、最も高密度のデバイスはメモリです。しかし、マイクロプロセッサにもチップ上にメモリがあります。(最初の画像の下部にある通常のアレイ構造を参照してください。^{[どのメモリですか? ]} ) 構造は複雑で、幅は数十年にわたって縮小していますが、層はデバイスの幅よりもはるかに薄いままです。材料の層は写真プロセスとほぼ同じように製造されますが、可視スペクトルの光波は、特徴に対して大きすぎるため、材料の層を「露光」するために使用することはできません。したがって、より高い周波数の光子(通常は紫外線) を使用して、各層のパターンを作成します。各特徴が非常に小さいため、電子顕微鏡は、製造プロセスを デバッグするプロセスエンジニアにとって不可欠なツールです。

各デバイスは、自動テスト装置 (ATE) を使用してパッケージング前にテストされる。このプロセスは、ウェーハ テストまたはウェーハ プロ​​ービングと呼ばれる。次に、ウェーハは長方形のブロックに切断され、それぞれがダイと呼ばれる。良品の各ダイ (複数形はdice、dies、またはdie ) は、通常ダイの端にあるパッドに超音波熱接合^[90]されたアルミニウム(または金)ボンディング ワイヤを使用してパッケージに接続されます。超音波熱接合は、A. Coucoulas によって初めて導入され、外部との重要な電気接続を形成する信頼性の高い手段を提供しました。パッケージング後、デバイスは、ウェーハ プロ​​ービング中に使用されたものと同じまたは類似の ATE で最終テストを受けます。産業用 CT スキャンも使用できます。テスト コストは、低コスト製品では製造コストの 25% 以上を占める可能性がありますが、歩留まりの低いデバイス、大型のデバイス、または高価なデバイスでは無視できるほどの規模になります。

2022年現在^[update]、製造施設（一般に半導体工場と呼ばれる）の建設には120億ドル以上の費用がかかる可能性がある。^{[91]製造施設のコストは、新製品の複雑さが増すため、時間の経過とともに上昇します。これは}ロックの法則として知られています。このような施設の特徴は次のとおりです。

• 直径最大300mmのウエハース（一般的なディナープレートよりも幅が広い）。
• 2022年現在^[update]、5nmトランジスタ。
• 相互接続用のアルミニウム配線を銅配線に置き換えた銅相互接続。
• 低誘電率 絶縁体。
• シリコンオンインシュレータ（SOI）。
• IBMが使用するプロセスにおける歪みシリコン。SSDOI ( Strained silicon directly on insulator )として知られています。
• トライゲートトランジスタなどのマルチゲートデバイス。

IC は、統合デバイス製造会社(IDM)が社内で製造することも、ファウンドリ モデルを使用して製造することもできます。IDM は、独自の IC を設計、製造、販売する垂直統合企業 ( IntelやSamsungなど) であり、他の企業 (後者は多くの場合ファブレス企業) に設計および/または製造 (ファウンドリ) サービスを提供する場合があります。ファウンドリ モデルでは、ファブレス企業 ( Nvidiaなど) は IC の設計と販売のみを行い、製造はすべてTSMCなどの純粋なファウンドリに外注します。これらのファウンドリは IC 設計サービスを提供する場合があります。

最も初期の集積回路はセラミックフラットパックにパッケージ化されており、その信頼性と小型さから、軍では長年使用され続けました。商用回路のパッケージングは​​すぐにデュアルインラインパッケージ(DIP) に移行し、最初はセラミックで、後にプラスチック (一般的にはクレゾール-ホルムアルデヒド-ノボラック) で使用されました。1980 年代には、 VLSI回路のピン数がDIP パッケージの実際的な制限を超えたため、ピングリッドアレイ(PGA) およびリードレスチップキャリア(LCC) パッケージが生まれました。表面実装パッケージは 1980 年代初頭に登場し、1980 年代後半には普及しました。これは、ガルウィングまたは J リードとして形成されたより細かいリードピッチを使用するもので、スモールアウトライン集積回路 (SOIC) パッケージに代表されます。このキャリアは、同等の DIP よりも占有面積が約 30～50% 少なく、通常は 70% 薄型です。このパッケージには、2 つの長い側面から突き出た「ガル ウィング」リードがあり、リード間隔は 0.050 インチです。

1990 年代後半には、ピン数の多いデバイスではプラスチック クワッド フラット パック(PQFP) と薄型スモール アウトライン パッケージ(TSOP) が最も一般的になりましたが、ハイエンドのマイクロプロセッサでは PGA パッケージが依然として使用されています。

ボール グリッド アレイ(BGA) パッケージは 1970 年代から存在しています。他のパッケージ タイプよりもはるかに多くのピン数を可能にするフリップチップ ボール グリッド アレイパッケージは、1990 年代に開発されました。FCBGA パッケージでは、ダイは上下逆 (反転) にマウントされ、ワイヤではなくプリント回路基板に似たパッケージ基板を介してパッケージ ボールに接続されます。FCBGA パッケージでは、入出力信号のアレイ (エリア I/O と呼ばれる) をダイの周辺に限定せずにダイ全体に分散できます。BGA デバイスには専用のソケットが不要という利点がありますが、デバイスが故障した場合に交換するのがはるかに困難です。

インテルは2004年からPGAからランドグリッドアレイ（LGA）とBGAに移行し、最後のPGAソケットは2014年にモバイルプラットフォーム向けにリリースされました。2018年現在^[update]、AMDは主流のデスクトッププロセッサにPGAパッケージを使用し、^[93]モバイルプロセッサにBGAパッケージを使用し、^[94]ハイエンドのデスクトップおよびサーバーマイクロプロセッサはLGAパッケージを使用しています。^[95]

ダイから出る電気信号は、ダイをパッケージに電気的に接続する材料、パッケージ内の導電トレース(パス)、パッケージをプリント回路基板上の導電トレースに接続するリード線を通過する必要があります。これらの電気信号が通過するパスで使用される材料と構造は、同じダイの異なる部分に移動する材料と構造と比較して、非常に異なる電気特性を持っています。その結果、信号が破損しないようにするための特別な設計技術と、ダイ自体に限定された信号よりもはるかに大きな電力が必要になります。

複数のダイを 1 つのパッケージに収めたものが、システム イン パッケージ(略してSiP)です。マルチチップ モジュール( MCM ) は、多くの場合セラミック製の小さな基板上に複数のダイを組み合わせて作成されます。大型の MCM と小型のプリント回路基板の区別は、あいまいな場合があります。

パッケージ化された集積回路は、通常、識別情報を含めるのに十分な大きさです。一般的な 4 つのセクションは、製造元の名前またはロゴ、部品番号、部品製造​​バッチ番号とシリアル番号、およびチップが製造された日付を識別する 4 桁の日付コードです。非常に小さな表面実装技術部品には、集積回路の特性を見つけるために製造元の参照テーブルで使用される番号のみが記載されていることがよくあります。

製造日は通常、2 桁の年とそれに続く 2 桁の週コードで表されます。たとえば、コード 8341 の部品は、1983 年の第 41 週、つまりおよそ 1983 年 10 月に製造されたことになります。

集積回路の各層を写真に撮り、その写真をもとに集積回路の製造用のフォトマスクを準備することで複製が可能になることから、レイアウト設計の保護に関する法律が導入された。 1984年の米国半導体チップ保護法は、集積回路の製造に使用されるフォトマスクの知的財産保護を確立した。^[96]

1989年にワシントンDCで開催された外交会議では、集積回路に関する知的財産に関する条約^[97]が採択されました。これはワシントン条約またはIPIC条約とも呼ばれています。この条約は現在は発効していませんが、TRIPS協定に部分的に統合されました。^[98]

集積回路に関連する米国特許はいくつかあり、その中にはJS Kilbyによる US3,138,743、US3,261,081、US3,434,015および RF Stewart によるUS3,138,747が含まれます。

ICレイアウト設計を保護する国内法は、日本、^[99] EC 、^{[100]英国、オーストラリア、韓国など多くの国で制定されている。英国は当初、著作権}法がチップのトポグラフィーを完全に保護するという立場をとった後、1988年著作権・意匠・特許法第48章第213条を制定した。British Leyland Motor Corp. v. Armstrong Patents Co.を参照。

米国のチップ業界が認識している英国の著作権アプローチの不十分さに対する批判は、チップ権利のさらなる発展の中で要約されている。^[101]

オーストラリアは、独自のチップ保護法として1989年に回路配置法を制定した。 ^[102]韓国は1992年に半導体集積回路の配置設計に関する法律を制定した。 ^[103]

単純な集積回路の初期の頃は、技術の規模が大きかったため、各チップには数個のトランジスタしか搭載できず、集積度が低かったため設計プロセスは比較的単純でした。製造歩留まりも今日の基準からするとかなり低いものでした。金属酸化膜半導体(MOS) 技術が進歩するにつれて、数百万、さらには数十億個のMOS トランジスタを1 つのチップに搭載できるようになり、^[104]優れた設計には綿密な計画が必要となり、電子設計自動化(EDA) という分野が生まれました。一部の SSI チップや MSI チップは、ディスクリート トランジスタのように、古い機器を維持するため、また数ゲートしか必要としない新しいデバイスを製造するために、今でも大量生産されています。たとえば、7400 シリーズのTTLチップは事実上の標準となり、現在も生産されています。

最初の集積回路には、わずか数個のトランジスタしか入っていませんでした。数十個のトランジスタを含む初期のデジタル回路は、数個の論理ゲートを提供し、Plessey SL201 やPhilips TAA320 などの初期の線形 IC には、わずか 2 個のトランジスタしかありませんでした。集積回路内のトランジスタの数は、それ以降劇的に増加しました。「大規模集積回路」(LSI) という用語は、IBM の科学者Rolf Landauerが理論的概念を説明する際に初めて使用しました。^[107]この用語から、「小規模集積回路」(SSI)、「中規模集積回路」(MSI)、「超大規模集積回路」(VLSI)、「超大規模集積回路」(ULSI) という用語が生まれました。初期の集積回路は SSI でした。

SSI回路は初期の航空宇宙プロジェクトに不可欠であり、航空宇宙プロジェクトは技術開発の刺激にもなりました。ミニットマンミサイルとアポロ計画はどちらも慣性誘導システム用に軽量デジタルコンピュータを必要としていました。アポロ誘導コンピュータは集積回路技術を先導し、推進しましたが、^[108]ミニットマンミサイルがそれを大量生産に追い込みました。ミニットマンミサイルプログラムとその他のさまざまな米国海軍プログラムは、1962年に集積回路市場全体で400万ドルを占め、1968年までに米国政府の宇宙と防衛への支出は、総生産額3億1200万ドルの37%を占めました。

米国政府の需要は、コストが下がり、IC企業が産業市場に、そして最終的には消費者市場に参入できるようになるまで、初期の集積回路市場を支えました。集積回路1個あたりの平均価格は、1962年の50ドルから1968年には2.33ドルに下がりました。 ^[109]集積回路は、1970年代の変わり目までに消費者向け製品に登場し始めました。典型的な用途は、テレビ受信機のFMインターキャリアサウンド処理でした。

MOSチップの最初の応用は、小規模集積回路（SSI）チップでした。^[110] 1960年にモハメド・M・アタラがMOS集積回路チップを提案した後、 ^[111]最も初期の実験的なMOSチップは、 1962年にRCAでフレッド・ハイマンとスティーブン・ホフスタインが作った16トランジスタチップでした。^[50] MOS SSIチップの最初の実用的な応用は、NASAの 衛星でした。^[110]

集積回路開発の次のステップでは、各チップに数百個のトランジスタを搭載した「中規模集積回路」(MSI) と呼ばれるデバイスが導入されました。

MOSFETのスケーリング技術により、高密度チップの製造が可能になりました。^{[45] 1964年までに、MOSチップは}バイポーラチップよりも高いトランジスタ密度と低い製造コストを達成しました。^[52]

1964年、フランク・ワンラスは自身が設計したシングルチップ16ビットシフトレジスタを披露した。これは当時としては驚異的な120個のMOSトランジスタを1つのチップに搭載していた。^{[110] [112]}同年、ゼネラル・マイクロエレクトロニクスは120個のpチャネルMOSトランジスタで構成された初の商用MOS集積回路チップを発表した。^[51]それはロバート・ノーマン^[50]とフランク・ワンラスによって開発された20ビットシフトレジスタだった。 ^{[113] [114] MOSチップは}ムーアの法則で予測された速度でさらに複雑化し、 1960年代後半には1つのチップに数百個のMOSFETを搭載したチップにまでなった。 ^[52]

同じMOSFETスケーリング技術と経済的要因によって推進されたさらなる開発により、1970年代半ばまでにチップあたり数万個のトランジスタを備えた「大規模集積回路」（LSI）が実現しました。^[115]

SSI、MSI、初期のLSIおよびVLSIデバイス（1970年代初期のマイクロプロセッサなど）の製造および処理に使用されるマスクは、ほとんどが手作業で作成され、ルビーリステープなどが使用されていました。^{[116]大規模または複雑なIC（}メモリやプロセッサなど）の場合、これは回路レイアウトを担当する特別に雇用された専門家によって行われることが多く、エンジニアチームの監督下に置かれ、回路設計者とともに各マスクの 正確性と完全性を検査および検証しました。

1970 年代初頭に適度な量で製造され始めた 1K ビット RAM、計算機チップ、最初のマイクロプロセッサなどの集積回路には、4,000 個未満のトランジスタが搭載されていました。10,000 個近くのトランジスタを搭載した真の LSI 回路は、1974 年頃からコンピューターのメイン メモリや第 2 世代のマイクロプロセッサ向けに製造され始めました。

「超大規模集積回路」（VLSI）は、1980年代初頭に数十万個のトランジスタから始まった開発であり、2023年現在、トランジスタ数はチップあたり5.3兆個を超えて増加し続けています。

この高密度化を達成するには、複数の開発が必要でした。メーカーは、より小さなMOSFET設計ルールとよりクリーンな製造施設に移行しました。プロセス改善の道筋は、国際半導体技術ロードマップ（ITRS）にまとめられ、その後、国際デバイスおよびシステムロードマップ（IRDS）に引き継がれました。電子設計ツールが改善され、合理的な時間内に設計を完了することが現実的になりました。よりエネルギー効率の高いCMOSがNMOSとPMOSに取って代わり、消費電力の法外な増加を回避しました。現代のVLSIデバイスの複雑さと密度により、マスクをチェックしたり、元の設計を手作業で行うことはもはや現実的ではなくなりました。代わりに、エンジニアはEDAツールを使用してほとんどの機能検証作業を実行します。^[117]

1986年に、 100万個以上のトランジスタを搭載した1メガビットのランダムアクセスメモリ（RAM）チップが導入されました。マイクロプロセッサチップは1989年に100万個のトランジスタのマークを超え、2005年には10億個のトランジスタのマークを超えました。 ^[118]この傾向はほとんど衰えることなく続いており、2007年に導入されたチップには数百億個のメモリトランジスタが搭載されています。^[119]

複雑さのさらなる増大を反映して、100万個以上のトランジスタを搭載したチップに対して「超大規模集積回路」を意味するULSIという用語が提案されました。 ^[120]

ウェーハスケールインテグレーション（WSI）は、シリコンウェーハ全体を使用して単一の「スーパーチップ」を製造する、非常に大規模な集積回路を構築する手段です。大きなサイズとパッケージの縮小を組み合わせることで、WSIは、特に超並列スーパーコンピュータなどの一部のシステムのコストを大幅に削減できます。この名前は、WSIが開発されていた当時の最先端技術であった超大規模統合という用語に由来しています。^{[121] [122]}

システムオンチップ（SoC または SOC）は、コンピュータやその他のシステムに必要なすべてのコンポーネントが 1 つのチップに収められた集積回路です。このようなデバイスの設計は複雑でコストがかかる場合があります。必要なすべてのコンポーネントを 1 つのダイに統合することでパフォーマンス上の利点が得られますが、1 ダイ マシンのライセンスと開発のコストは、個別のデバイスを持つよりも依然として高くなります。適切なライセンスがあれば、これらの欠点は、製造および組み立てコストの削減と電力予算の大幅な削減によって相殺されます。コンポーネント間の信号はダイ上に保持されるため、必要な電力が大幅に少なくなります（パッケージングを参照）。^[123]さらに、信号ソースと送信先はダイ上で物理的に近いため、配線の長さが短縮され、したがって遅延、送信電力コスト、および同じチップ上のモジュール間の通信による廃熱が削減されます。これにより、従来のバス アーキテクチャではなく、システムオンチップ設計方法論をデジタル通信ネットワークに適用する、いわゆるネットワーク オン チップ（NoC）デバイスの調査が行われました。

3次元集積回路（3D-IC）は、2層以上の能動電子部品が垂直方向と水平方向に1つの回路に統合されている。層間の通信にはオンダイシグナリングが使用されるため、消費電力は同等の個別回路に比べて大幅に低くなります。短い垂直配線を賢く使用することで、配線長を大幅に短縮し、動作を高速化できます。^[124]

製造中に識別できるように、ほとんどのシリコン チップには片隅にシリアル番号が付けられています。また、製造元のロゴを追加することも一般的です。IC が開発されて以来、一部のチップ設計者は、シリコンの表面領域を、機能しない秘密の画像や文字を描くために使用してきました。これらは、チップ アート、シリコン アート、シリコン グラフィティ、シリコン ドゥードゥリングと呼ばれることもあります。^[要出典]

• 555タイマーIC
• オペアンプ​
• 7400シリーズ集積回路
• 4000 シリーズ集積回路、7400 シリーズの CMOS 版 ( 74HC00 シリーズも参照)
• 一般に最初の市販マイクロプロセッサとみなされているIntel 4004 は、8008、有名な8080 CPU、8086、8088 (オリジナルのIBM PCで使用)、そして 8088/8086 と完全に下位互換性のある80286、80386 /i386、i486などを生み出しました。
• 1980年代初頭の多くの家庭用コンピュータで使用されたMOSテクノロジー6502およびZilog Z80マイクロプロセッサ
• Motorola 6800シリーズのコンピュータ関連チップは、68000および88000シリーズにつながりました (68000 シリーズは非常に成功し、Apple Lisa およ​​び PowerPC 以前の Macintosh、Commodore Amiga、Atari ST/TT/Falcon030、および NeXT ファミリのコンピュータで使用され、80 年代には多くのメーカーのワークステーションやサーバーの多くのモデル、およびその他の多くのシステムやデバイスでも使用されました)
• LMシリーズのアナログ集積回路

• 中央処理装置
• チップキャリア
• CHIPS と科学法
• チップセット
• チョクラルスキー法
• ダークシリコン
• イオン注入
• 統合された注入ロジック
• 統合受動デバイス
• 相互接続ボトルネック
• 集積回路における発熱
• 高温動作寿命
• マイクロエレクトロニクス
• モノリシックマイクロ波集積回路
• マルチスレッショルドCMOS
• シリコンゲルマニウム
• サウンドチップ
• スパイス
• 集積回路の熱シミュレーション
• ハイブロ

• Veendrick, HJM (2017).ナノメートル CMOS IC 、基礎から ASIC まで。Springer。ISBN 978-3-319-47595-0. OCLC  990149326.
• Baker, RJ (2010). CMOS: 回路設計、レイアウト、シミュレーション(第 3 版). Wiley-IEEE. ISBN 978-0-470-88132-3. OCLC  699889340.
• マーシュ、スティーブン P. (2006)。実践的なMMIC設計。Artech House。ISBN 978-1-59693-036-0. OCLC  1261968369.
• Camenzind, Hans (2005). アナログチップの設計(PDF) . Virtual Bookworm. ISBN 978-1-58939-718-7OCLC 926613209。 2017年6月12日時点の オリジナル（PDF）からアーカイブ。ハンス・カメンツィンドは555タイマーを発明した。
• Hodges, David; Jackson, Horace; Saleh, Resve (2003)。『デジタル集積回路の分析と設計』。McGraw -Hill。ISBN 978-0-07-228365-5. OCLC  840380650.
• Rabaey, JM; Chandrakasan, A.; Nikolic, B. (2003). デジタル集積回路 (第 2 版). ピアソン. ISBN 978-0-13-090996-1. OCLC  893541089.
• ミード、カーバー、コンウェイ、リン (1991) 。VLSIシステム入門。Addison Wesley Publishing Company。ISBN 978-0-201-04358-7. OCLC  634332043.