トランジスタ数

トランジスタ数は、電子デバイス（通常は単一の基板またはシリコンダイ上）内のトランジスタの数です。これは、集積回路の複雑さを測る最も一般的な指標です（ただし、現代のマイクロプロセッサ内のトランジスタの大部分は、同じメモリセル回路が何度も複製されたキャッシュメモリに格納されています）。MOSトランジスタ数の増加率は、一般的にムーアの法則に従います。ムーアの法則によれば、トランジスタ数は約2年ごとに倍増します。ただし、トランジスタ数はダイ面積に正比例するため、対応する製造技術の進歩度合いを表すものではありません。これをよりよく示すのは、半導体のトランジスタ数とダイ面積の比率であるトランジスタ密度です。

記録

2023年現在^[update]、フラッシュメモリにおけるトランジスタ数が最も多いのは、5.3兆個のフローティングゲートMOSFET（トランジスタあたり3 ビット）を搭載した、 Micronの2テラバイト（3Dスタック）16ダイ、232層V-NANDフラッシュメモリチップです。

2020年現在、シングルチッププロセッサのトランジスタ数が最も多いのは、CerebrasのディープラーニングプロセッサWafer Scale Engine 2^[update]です。このプロセッサは、TSMCの7nm FinFETプロセスを使用して製造され、ウェハ上の84の露出フィールド（ダイ）に2.6兆個のMOSFETを備えています。 ^[1]^[2]^[3]^[4]^[5]

2024年現在^[update]、トランジスタ数が最も多いGPUは、 TSMCのカスタム4NPプロセスノード上に構築され、合計2080億個のMOSFETを備えた NvidiaのBlackwellベースのB100アクセラレータです。

2023年6月現在、民生用マイクロプロセッサのトランジスタ数が最も多いのは、 TSMCの5nm 半導体製造プロセスを使用して製造された AppleのARMベースのデュアルダイM2 Ultra SoCの^[update]1340億個のトランジスタです。^[6]

多数の集積回路で構成されるコンピュータシステムに関して言えば、2016年時点でトランジスタ数が最も多いスーパーコンピュータ^[update]は中国設計のSunway TaihuLightで、すべてのCPU/ノードを合わせると「ハードウェアの処理部に約400兆個のトランジスタ」があり、「DRAMには約12京個のトランジスタが含まれており、これはすべてのトランジスタの約97パーセントに相当します。」^[7]。比較すると、2018年時点で米粒ほどの大きさしかない最小のコンピュータは^[update]、約10万個のトランジスタを搭載していました。初期の実験的なソリッドステートコンピュータは、トランジスタの数はわずか130個でしたが、大量のダイオードロジックを使用していました。最初のカーボンナノチューブコンピュータは178個のトランジスタを備え、1ビット 1命令セットコンピュータでしたが、後継のコンピュータは16ビットです（ただし、命令セットは32ビットRISC-Vです）。

イオントランジスタチップ（「水ベース」アナログ限定プロセッサ）には、最大数百個のトランジスタが搭載されています。^[8]

製造されたトランジスタの総数の推定値:

2014年まで:2.9 × 10 ²¹
2018年まで:1.3 × 10 ²²^[9]^[10]

トランジスタ数

マイクロプロセッサ

マイクロプロセッサは、コンピュータの中央処理装置の機能を単一の集積回路に組み込んだものです。これは、デジタルデータを入力として受け取り、メモリに保存されている命令に従って処理し、結果を出力として提供する多目的のプログラム可能なデバイスです。

1960年代のMOS集積回路技術の発展は、最初のマイクロプロセッサの開発につながった。^[11] 1970年に米海軍のF-14トムキャット戦闘機用にギャレットAIリサーチ社が開発した20ビットのMP944は、設計者のレイ・ホルトによって最初のマイクロプロセッサとみなされている。^[12]これは6つのMOSチップで製造されたマルチチップマイクロプロセッサであった。しかし、1998年まで海軍によって機密扱いされていた。 1971年に発売された4ビットの Intel 4004は、最初のシングルチップマイクロプロセッサであった。

現代のマイクロプロセッサには通常、オンチップキャッシュメモリが搭載されています。これらのキャッシュメモリに使用されるトランジスタの数は、通常、マイクロプロセッサのロジックを実装するために使用されるトランジスタの数（つまり、キャッシュを除く）をはるかに上回ります。たとえば、最新のDEC Alphaチップでは、トランジスタの90％がキャッシュに使用されています。^[13]

GPU

グラフィックスプロセッシングユニット( GPU) は、メモリを迅速に操作および変更して、ディスプレイへの出力を目的としたフレームバッファー内の画像の構築を高速化するように設計された特殊な電子回路です。

設計者とは、集積回路チップのロジックを設計するテクノロジー企業( NvidiaやAMDなど) を指します。製造者 (「Fab」) とは、ファウンドリで半導体製造プロセスを使用してチップを製造する半導体企業( TSMCやSamsung Semiconductorなど) を指します。チップ内のトランジスタ数は製造者の製造プロセスに依存し、半導体ノードが小さいほどトランジスタ密度が高くなり、トランジスタ数が多くなります。

GPUに付属するランダムアクセスメモリ（ RAM）（ VRAM、SGRAM、HBMなど）はトランジスタの総数を大幅に増加させ、通常、メモリはグラフィックカード内のトランジスタの大部分を占める。例えば、NvidiaのTesla P100には、 16GBのHBM2 メモリに加えて、GPU内に150億個のFinFET（16nm）があり、グラフィックカード上には合計約1500億個のMOSFETがある。 ^[194]次の表にはメモリは含まれていない。メモリのトランジスタ数については、以下のメモリのセクションを参照。

プログラマブルロジック

フィールドプログラマブルゲートアレイ(FPGA) は、製造後に顧客または設計者が構成できるように設計された集積回路です。

メモリ

半導体メモリは電子データ記憶装置で、コンピュータメモリとしてよく使用され、集積回路上に実装されています。1970 年代以降のほぼすべての半導体メモリは、以前のバイポーラ接合トランジスタに代わってMOSFET (MOS トランジスタ)を使用しています。半導体メモリには、ランダムアクセスメモリ(RAM) と不揮発性メモリ(NVM) の 2 つの主要なタイプがあります。また、RAM にはダイナミックランダムアクセスメモリ(DRAM) とスタティックランダムアクセスメモリ(SRAM) の 2 つの主要なタイプがあり、NVM にはフラッシュメモリと読み取り専用メモリ(ROM)の 2 つの主要なタイプがあります。

一般的なCMOS SRAM は、セルあたり 6 個のトランジスタで構成されています。DRAM の場合、1T1C (1 トランジスタと 1 コンデンサの構造) が一般的です。コンデンサの充電の有無 [ 要説明 ] によって^1または0が保存されます。フラッシュメモリでは、データはフローティングゲートに保存され、トランジスタの抵抗が感知^[要説明]されて保存されたデータが解釈されます。抵抗をどれだけ細かく分離できるか^[要説明]に応じて、1 つのトランジスタに最大 3ビットを保存でき、トランジスタごとに 8 つの異なる抵抗レベルが可能になります。ただし、より細かいスケールには再現性の問題、つまり信頼性の問題が伴います。通常、フラッシュドライブには低グレードの 2 ビットMLC フラッシュが使用されるため、16 GB のフラッシュドライブには約 640 億個のトランジスタが含まれています。

SRAMチップでは、6トランジスタセル（1ビットあたり6つのトランジスタ）が標準でした。^[293] 1970年代初期のDRAMチップには3トランジスタセル（1ビットあたり3つのトランジスタ）がありましたが、1970年代半ばの4Kb DRAMの時代以降、シングルトランジスタセル（1ビットあたり1つのトランジスタ）が標準になりました。 ^[294]^[295]シングルレベルフラッシュメモリでは、各セルに1つのフローティングゲートMOSFET （1ビットあたり1つのトランジスタ）が含まれますが、^[296]マルチレベルフラッシュにはトランジスタあたり2、3、または4ビットが含まれます。

フラッシュメモリチップは一般的に層状に積み重ねられ、生産時には最大128層^[297]、管理時には136層^[298]まで積層され、メーカーからは最大69層のものがエンドユーザーデバイスに提供されています。

トランジスタコンピュータ

トランジスタが発明される前は、商用の集計機や初期の実験用コンピュータでリレーが使用されていました。世界で初めて機能したプログラム可能な全自動デジタルコンピュータ^[357]は、1941年のZ3 22ビットワード長コンピュータで、2,600個のリレーを備え、約4～ 5Hzのクロック周波数で動作していました。1940年の複素数コンピュータのリレーは500個未満でしたが^{[358] 、完全にプログラム可能ではありませんでした。最も初期の実用的なコンピュータは、}真空管と固体ダイオードロジックを使用していました。ENIACには18,000本の真空管、7,200本のクリスタルダイオード、1,500個のリレーがあり、真空管の多くには2つの三極管素子が含まれていました。

第二世代のコンピュータはトランジスタコンピュータであり、ディスクリートトランジスタ、ソリッドステートダイオード、磁気メモリコアで満たされた基板を特徴としていた。マンチェスター大学で開発された1953年の実験的な48ビットトランジスタコンピュータは、世界で初めて稼働したトランジスタコンピュータであると広く信じられている（プロトタイプには92個の点接触トランジスタと550個のダイオードがあった）。^[359]後のバージョンである1955年のマシンには、合計250個の接合型トランジスタと1,300個の点接触ダイオードがあった。このコンピュータはクロックジェネレータに少数の真空管も使用していたため、完全にトランジスタ化された最初のコンピュータではなかった。1956年に電気技術研究所で開発されたETL Mark IIIは、プログラム格納方式を使用した最初のトランジスタベースの電子コンピュータであった可能性がある。これには「約130個の点接触トランジスタと約1,800個のゲルマニウムダイオードが論理素子として使用され、これらは300個のプラグインパッケージに収められており、差し込みおよび取り外しが可能であった。」^[360] 1958年の10進アーキテクチャの IBM 7070は、完全にプログラム可能な最初のトランジスタコンピュータであった。約30,000個の合金接合ゲルマニウムトランジスタと22,000個のゲルマニウムダイオードが、約14,000枚の標準モジュラーシステム（SMS）カードに搭載されていた。1959年のMOBIDIC （「MOBIle DIgital Computer」の略）は、セミトレーラートラックのトレーラーに搭載された12,000ポンド（6.0ショートトン）の重量で、戦場データ用のトランジスタコンピュータであった。

第三世代のコンピュータは集積回路（IC）を使用した。^[361] 1962年の15ビットのアポロ誘導コンピュータは、約12,000個のトランジスタと32,000個の抵抗器に対して「約4,000個の「タイプG」（3入力NORゲート）回路」を使用した。^[362] 1964年に発表された IBM System/360は、ハイブリッド回路パックで個別のトランジスタを使用した。^[361] 1965年の12ビット PDP-8 CPUは、多くのカードで1409個の個別のトランジスタと10,000個を超えるダイオードを備えていた。1968年のPDP-8/I以降のバージョンでは、集積回路が使用された。PDP-8は後にIntersil 6100としてマイクロプロセッサとして再実装された（下記参照）。^[363]

次世代のコンピュータはマイクロコンピュータで、1971 年にMOSトランジスタを使用したIntel 4004から始まりました。これらは家庭用コンピュータやパーソナルコンピュータ(PC) で使用されました。

このリストには、1950 年代から 1960 年代の初期のトランジスタコンピュータ (第 2 世代) と IC ベースのコンピュータ (第 3 世代) が含まれています。

ロジック関数

汎用ロジック機能のトランジスタ数は静的CMOS実装に基づいています。^[382]

並列システム

歴史的に、初期の並列システムの各処理要素は、当時のすべてのCPUと同様に、複数のチップで構築されたシリアルコンピュータでした。チップあたりのトランジスタ数が増えるにつれて、各処理要素はより少ないチップで構築できるようになり、その後、各マルチコアプロセッサチップにはより多くの処理要素を含められるようになりました。^[385]

グッドイヤーMPP : (1983?) チップあたり8ピクセルプロセッサ、チップあたり3,000～8,000個のトランジスタ。^[385]

ブルネル大学スケープ（シングルチップアレイ処理要素）：（1983）チップあたり256ピクセルプロセッサ、チップあたり120,000〜140,000個のトランジスタ。^[385]

Cell Broadband Engine : (2006) チップあたり9個のコアを持ち、チップあたり2億3400万個のトランジスタを持っていた。^[386]

その他のデバイス

トランジスタ密度

トランジスタ密度は、単位面積あたりに製造されるトランジスタの数であり、通常は平方ミリメートル（mm ²）あたりのトランジスタ数で測定されます。トランジスタ密度は通常、半導体ノード（半導体製造プロセスとも呼ばれる）のゲート長と相関しており、通常はナノメートル（nm）で測定されます。2019年現在、トランジスタ密度が最も高い半導体ノードはTSMCの5ナノメートルノードで、平方ミリメートルあたり1億7,130万個のトランジスタがあります（これは、トランジスタ間の間隔が76.4 nmに相当し、相対的に意味のない「5nm」よりもはるかに大きいことに注意してください）^[393]^[update]

MOSFETノード

参照

注記

^ 1998年に機密解除
^ TMS1000 はマイクロコントローラであり、トランジスタ数にはCPU だけでなくメモリや入出力コントローラも含まれます。
^ 3,510 デプレッションモードプルアップトランジスタなし
^ 6,813 デプレッションモードプルアップトランジスタなし
^ 3,900,000,000 コアチップレットダイ、2,090,000,000 I/O ダイ
^ ab 推定
^ Versal Premium は 2021 年上半期に出荷されることが確認されていますが、VP1802 については特に何も言及されていません。通常、Xilinx は最大規模のデバイスのリリースについて個別のニュースを発表するため、VP1802 は後日リリースされる可能性があります。
^ 「インテリジェンスプロセッシングユニット」

参考文献

^ ab Hruska, Joel (2019年8月). 「Cerebras Systems、AI向け1.2兆トランジスタ・ウェーハスケール・プロセッサを発表」extremetech.com . 2019年9月6日閲覧。
^ ab Feldman, Michael (2019年8月). 「機械学習チップがウェハスケール統合で新たな境地を開く」. nextplatform.com . 2019年9月6日閲覧。
^ ab Cutress, Ian (2019年8月). 「Hot Chips 31 Live Blogs: Cerebrasの1.2兆トランジスタディープラーニングプロセッサ」. anandtech.com . 2019年9月6日閲覧。
^ ab 「Cerebras Wafer-Scale Engine: Half Square Foot Silicon Chip の概要」WikiChip Fuse 2019年11月16日2019年12月2日閲覧。
^ ab エベレット、ジョセフ（2020年8月26日）。「世界最大のCPUには、AI向けに最適化された85万個の7nmコアと2.6兆個のトランジスタが搭載されています」。TechReportArticles。
^ ab 「Apple、M2 Ultraを発表」（プレスリリース）。Apple。2023年6月5日。
^ 「世界で最も強力なスーパーコンピューターには、いくつのトランジスタが搭載されているのか？」に対するジョン・グスタフソンの回答。Quora 。 2019年8月22日閲覧。
^ Pires, Francisco (2022年10月5日). 「水ベースのチップはニューラルネットワークやAIにとって画期的な成果となる可能性：ウェットウェアには全く新しい意味が生まれた」. Tom's Hardware . 2022年10月5日閲覧。
^ デイビッド・ローズ（2018年4月2日）。「13セクスティリオン＆カウント：歴史上最も頻繁に製造された人間の遺物への長く曲がりくねった道」。コンピュータ歴史博物館。
^ ハンディ、ジム (2014 年 5 月 26 日)。「これまでに出荷されたトランジスタの数はどれくらいか?」Forbes。
^ 「1971年：マイクロプロセッサがCPU機能を1つのチップに統合」。シリコンエンジン。コンピュータ歴史博物館。 2019年9月4日閲覧。
^ ab Holt, Ray. 「世界初のマイクロプロセッサ」。 2016年3月5日閲覧。初の完全統合型チップセットマイクロプロセッサ
^ ab “Alpha 21364 - マイクロアーキテクチャ - Compaq - WikiChip”. en.wikichip.org . 2019年9月8日閲覧。
^ Holt, Ray M. (1998). F14A 中央航空データコンピュータと 1968 年当時の LSI 技術。p. 8。
^ Holt, Ray M. (2013). 「F14 TomCat MOS-LSIチップセット」。First Microprocessor。2020年11月6日時点のオリジナルよりアーカイブ。 2020年11月6日閲覧。
^ Ken Shirriff. 「Texas Instruments TMX 1795: (ほぼ) 最初の忘れられたマイクロプロセッサ」 2015 年。
^ 森亮一;田島宏明;田島守彦;岡田義邦（1977年10月）。「日本のマイクロプロセッサ」。ユーロマイクロのニュースレター。３（４）：５０－７。土井：10.1016/0303-1268(77)90111-0。
^ ab "NEC 751 (uCOM-4)". The Antique Chip Collector's Page. 2011年5月25日時点のオリジナルよりアーカイブ。 2010年6月11日閲覧。
^ ab 「1970年代: マイクロプロセッサの開発と進化」(PDF)。半導体歴史博物館。 2019年6月27日時点のオリジナル(PDF)からアーカイブ。 2019年6月27日閲覧。
^ ab 「1973年：12ビットエンジン制御マイクロプロセッサ（東芝）」（PDF）。半導体歴史博物館。 2019年6月27日時点のオリジナル（PDF）からアーカイブ。 2019年6月27日閲覧。
^ 「低帯域幅タイムライン - 半導体」。テキサス・インスツルメンツ。 2016年6月22日閲覧。
^ 「MOS 6502と世界最高のレイアウト担当者」research.swtch.com 2011年1月3日2019年9月3日閲覧。
^ Shirriff, Ken (2023 年 1 月)。「8086 プロセッサのトランジスタ数を数えることは、想像以上に難しい」。
^ 「デジタルヒストリー: ZILOG Z8000 (1979年4月)」。OLD-COMPUTERS.COM: The Museum 。 2019年6月19日閲覧。
^ 「チップの殿堂: Motorola MC68000 マイクロプロセッサ」。IEEE Spectrum。米国電気電子学会。2017 年 6 月 30 日。2019年6 月 19 日閲覧。
^ マイクロプロセッサ: 1971年から1976年 2013年12月3日アーカイブ、Wayback Machineクリスチャンセン
^ 「マイクロプロセッサ 1976 ～ 1981」。weber.edu。2013 年 12 月 3 日時点のオリジナルよりアーカイブ。2014 年8 月 9 日閲覧。
^ 「W65C816S 16ビットコア」www.westerndesigncenter.com . 2017年9月12日閲覧。
^ abcde Demone, Paul (2000 年 11 月 9 日)。「ARM の世界制覇への競争」。リアルワールドテクノロジー。2015年7 月 20 日閲覧。
^ Hand, Tom. 「Harris RTX 2000 マイクロコントローラ」(PDF) . mpeforth.com . 2014 年8 月 9 日閲覧。
^ 「Forth チップリスト」。UltraTechnology。2001 年 3 月 15 日。2014年8 月 9 日閲覧。
^ Koopman, Philip J. (1989)。「4.4 Novix NC4016 のアーキテクチャ」。スタックコンピュータ:新しい波。Ellis Horwood シリーズコンピュータとそのアプリケーション。カーネギーメロン大学。ISBN 978-0745804187. 2014年8月9日閲覧。
^ 「Fujitsu SPARC」cpu-collection.de . 2019年6月30日閲覧。
^ ab Kimura S, Komoto Y, Yano Y (1988). 「V60/V70 の実装と FRM 機能」. IEEE Micro . 8 (2): 22–36. doi :10.1109/40.527. S2CID 9507994.
^ “VL2333 - VTI - WikiChip”. en.wikichip.org . 2019年8月31日閲覧。
^ 稲吉秀、川崎一、西向孝、坂村健 (1988)。「Gmicro/200 の実現」IEEE Micro . 8 (2): 12–21. doi :10.1109/40.526. S2CID 36938046。
^ Bosshart, P.; Hewes, C.; Mi-Chang Chang; Kwok-Kit Chau; Hoac, C.; Houston, T.; Kalyan, V.; Lusky, S.; Mahant-Shetti, S.; Matzke, D.; Ruparel, K.; Ching-Hao Shaw; Sridhar, T.; Stark, D. (1987 年 10 月)。「553K トランジスタ LISP プロセッサチップ」。IEEE Journal of Solid-State Circuits。22 ( 5): 202–3。doi : 10.1109 /ISSCC.1987.1157084。S2CID 195841103 。
^ Fahlén, Lennart E.; ストックホルム国際平和研究所 (1987)。「3. 人工知能のハードウェア要件 § Lisp マシン: TI Explorer」。武器と人工知能: 高度なコンピューティングの武器と軍備管理への応用。SIPRI モノグラフシリーズ。オックスフォード大学出版局。p. 57。ISBN 978-0-19-829122-0。
^ Jouppi, Norman P. ; Tang, Jeffrey YF (1989 年 7 月)。「持続性能とピーク性能の比率が高い 20 MIPS 持続 32 ビット CMOS マイクロプロセッサ」IEEE Journal of Solid-State Circuits . 24 (5): i. Bibcode :1989IJSSC..24.1348J. CiteSeerX 10.1.1.85.988 . doi :10.1109/JSSC.1989.572612. WRL Research Report 89/11。
^ 「CPU shack ミュージアム」CPUshack.com、2005 年 5 月 15 日。2014年8 月 9 日閲覧。
^ abc 「Intel i960 Embedded Microprocessor」。国立高磁場研究所。フロリダ州立大学。2003年3月3日。2003年3月3日時点のオリジナルよりアーカイブ。 2019年6月29日閲覧。
^ ベンカタサウミ、ラマ（2013）。映画視覚効果のデジタル化：ハリウッドの成熟。ロウマン＆リトルフィールド。p.198。ISBN 9780739176214。
^ Bakoglu、Grohoski、Montoye。「IBM RISC System/6000 プロセッサ: ハードウェア概要」。IBM J. Research and Development。第 34 巻第 1 号、1990 年 1 月、12-22 ページ。
^ 「ノマディック時代をリードしたSHマイクロプロセッサ」（PDF）。半導体歴史博物館。 2019年6月27日時点のオリジナル（PDF）よりアーカイブ。 2019年6月27日閲覧。
^ 「SH2: 民生用アプリケーション向け低電力RISCマイクロ」(PDF)。日立。 2019年5月10日時点のオリジナル(PDF)からアーカイブ。 2019年6月27日閲覧。
^ 「HARP-1: 120 MHz スーパースカラ PA-RISC プロセッサ」(PDF)。日立。 2016年4月23日時点のオリジナル(PDF)からアーカイブ。 2019年6月19日閲覧。
^ White および Dhawan、「POWER2: RISC System/6000 ファミリーの次世代」 IBM J. Research and Development、第 38 巻第 5 号、1994 年 9 月、493-502 ページ。
^ 「ARM7 統計」。Poppyfields.net。1994 年 5 月 27 日。2014年8 月 9 日閲覧。
^ 「Forth マルチプロセッサチップ MuP21」www.ultratechnology.com 。2019年9 月 6 日閲覧。MuP21には、21 ビットの CPU コア、メモリコプロセッサ、ビデオコプロセッサが搭載されています。
^ ab "F21 CPU". www.ultratechnology.com . 2019年9月6日閲覧。F21は、ビデオI/O、アナログI/O、シリアルネットワークI/O、およびパラレルI/Oポートをチップ上で提供します。 F21のトランジスタ数は約15,000個で、MuP21のトランジスタ数は約7,000個です。
^ 「Ars Technica: PowerPC on Apple: An Architectural History, Part I - Page 2 - (8/2004)」。archive.arstechnica.com 。 2020年8月11日閲覧。
^ Gary 他 (1994)。「PowerPC 603 マイクロプロセッサ: ポータブルアプリケーション向けの低消費電力設計」COMPCON 94 の議事録。DOI: 10.1109/CMPCON.1994.282894
^ Slaton 他 (1995)。「PowerPC 603e マイクロプロセッサ: 強化された低消費電力のスーパースカラーマイクロプロセッサ」ICCD '95 国際コンピュータ設計会議議事録。DOI : 10.1109/ICCD.1995.528810
^ Bowhill, William J. 他 (1995)。「300 MHz 64 ビット第 2 世代 CMOS Alpha CPU の回路実装」。Digital Technical Journal、第 7 巻、第 1 号、pp. 100–118。
^ 「Intel Pentium Pro 180」。hw-museum.cz。2015年2月20日。 2019年9月8日閲覧。
^ 「PC Guide Intel Pentium Pro ("P6")」。PCGuide.com。2001年4月17日。2001年4月14日時点のオリジナルよりアーカイブ。 2014年8月9日閲覧。
^ Gaddis, N.; Lotz, J. (1996 年 11 月). 「64 ビット 4 チャネル CMOS RISC マイクロプロセッサ」. IEEE Journal of Solid-State Circuits 31 (11): pp. 1697–1702.
^ Bouchard, Gregg. 「0.35 μm Alpha 21164 マイクロプロセッサの設計目標」IEEE Hot Chips シンポジウム、1996 年 8 月、IEEE Computer Society。
^ Ulf Samuelsson。「一般的な uC のトランジスタ数は？」www.embeddedrelated.com。2019年9 月 8 日閲覧。記憶が正しければ、AVR コアは 12,000 ゲート、megaAVR コアは 20,000 ゲートです。各ゲートは 4 つのトランジスタです。メモリがかなり多く使用されるため、チップはかなり大きくなります。
^ Gronowski, Paul E. 他 (1998 年 5 月)。「高性能マイクロプロセッサ設計」IEEE Journal of Solid-State Circuits 33 (5): pp. 676–686。
^ 中川則夫、荒川文夫（1999年4月）。「エンターテインメントシステムと高性能プロセッサSH-4」（PDF）。日立評論。48 （2）：58–63 。 2023年3月18日閲覧。
^ Nishii, O.; Arakawa, F.; Ishibashi, K.; Nakano, S.; Shimura, T.; Suzuki, K.; Tachibana, M.; Totsuka, Y.; Tsunoda, T.; Uchiyama, K.; Yamada, T.; Hattori, T.; Maejima, H.; Nakagawa, N.; Narita, S.; Seki, M.; Shimazaki, Y.; Satomura, R.; Takasuga, T.; Hasegawa, A. (1998). 「グラフィック演算ユニットを備えた 200 MHZ 1.2 W 1.4 GFLOPS マイクロプロセッサ」. 1998 IEEE International Solid-State Circuits Conference. Digest of Technical Papers, ISSCC. 初版 (Cat. No. 98CH36156) . IEEE . pp. 18.1-1 - 18.1-11.土井：10.1109/ISSCC.1998.672469。ISBN 0-7803-4344-1. S2CID 45392734 . 2023年3月17日閲覧。
^ abc Diefendorff, Keith (1999年4月19日). 「Sony's Emotionally Charged Chip: Killer Floating-Point "Emotion Engine" To Power PlayStation 2000」(PDF) . Microprocessor Report . 13 (5). S2CID 29649747. 2019年2月28日時点のオリジナル(PDF)からアーカイブ。 2019年6月19日閲覧。
^ ab ヘネシー、ジョン L. ;パターソン、デビッド A. (2002 年 5 月 29 日)。コンピュータアーキテクチャ: 定量的アプローチ (第 3 版)。モーガンカウフマン。p. 491。ISBN 978-0-08-050252-6. 2013年4月9日閲覧。
^ abc 「NVIDIA GeForce 7800 GTX GPU レビュー」。PC Perspective。2005年6月22日。 2019年6月18日閲覧。
^ 安藤博司;吉田裕也;井上明；杉山、私。浅川哲也；森田和也；牟田、T.オトクラムダ、T.オカダ、S.山下博司;佐津川裕也；今本明；ヤマシタ、R.杉山洋 (2003). 「1.3GHzの第5世代SPARC64マイクロプロセッサ」。第 40 回年次設計自動化会議の議事録。デザインオートメーションカンファレンス。 702–705ページ。土井：10.1145/775832.776010。ISBN 1-58113-688-9。
^ Krewell, Kevin (2002 年 10 月 21 日)。「富士通の SPARC64 V は本物」。マイクロプロセッサレポート。
^ 「Intel Pentium M プロセッサ 1.60 GHZ、1M キャッシュ、400 MHZ FSB 製品仕様」。
^ 「EE+GS」。PS2 Dev Wiki。
^ 「ソニーマーケティング（日本）が2003年末に「PSX」DESR-5000およびDESR-7000の発売を発表」（プレスリリース）。ソニー。2003年11月27日。
^ 「プレイステーションのコアで使用されているエモーションエンジンとグラフィックスシンセサイザーが1つのチップに統合される」(PDF)。ソニー。2003年4月21日。 2023年3月19日閲覧。
^ 「Sony PSXの90nm CPUは『90nmではない』」The Register。2004年1月30日。
^ 「Semi Insights、PSX チップの「90nm ではない」という説明を支持」EE Times 2004 年 2 月 5 日。
^ 「Intel Pentium M プロセッサ 760 (2M キャッシュ、2.00A GHZ、533 MHZ FSB) 製品仕様」。
^ 富士通株式会社(2004 年 8 月). UNIX サーバー向け SPARC64 V プロセッサ.
^ 「A Glimpse Inside The Cell Processor」Gamasutra 2006年7月13日。 2019年6月19日閲覧。
^ 「Intel Pentium D プロセッサー 920」。Intel 。 2023年1月5日閲覧。
^ 「プレスキット — デュアルコア Intel Itanium プロセッサ」。Intel 。2014 年8 月 9 日閲覧。
^ ab Toepelt, Bert (2009 年 1 月 8 日)。「AMD Phenom II X4: 45nm ベンチマーク - Phenom II と AMD の Dragon プラットフォーム」。TomsHardware.com。2014年8 月 9 日閲覧。
^ 「ARM (Advanced RISC Machines) プロセッサ」。EngineersGarage.com。2014年8 月 9 日閲覧。
^ ab 「パナソニック、新世代UniPhierシステムLSIの販売を開始」パナソニック2007年10月10日2019年7月2日閲覧。
^ 「SPARC64 VI 拡張機能」56 ページ、富士通株式会社、リリース 1.3、2007 年 3 月 27 日
^ Morgan, Timothy Prickett (2008 年 7 月 17 日)。「富士通とサンが新しい Sparc サーバーラインナップで Quad を披露」。The Unix Guardian、第 8 巻、第 27 号。
^ Takumi Maruyama (2009). SPARC64 VIIIfx: Fujitsu's New Generation Octo Core Processor for PETA Scale computing (PDF) . Proceedings of Hot Chips 21. IEEE Computer Society. オリジナル(PDF)から2010年10月8日時点のアーカイブ。 2019年6月30日閲覧。
^ 「Intel Atom N450の仕様」。Intel 。 2023年6月8日閲覧。
^ 「Intel Atom D510の仕様」。Intel 。 2023年6月8日閲覧。
^ Stokes, Jon (2010 年 2 月 10 日)。「Sun の 10 億トランジスタ、16 コア Niagara 3 プロセッサ」。ArsTechnica.com。2014年8 月 9 日閲覧。
^ 「IBM、世界最速のマイクロプロセッサーを出荷へ」。IBM。2010年9月1日。2010年9月5日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。
^ 「Intel、20億個のトランジスタを搭載した初のコンピュータチップを納入へ」AFP、2008年2月5日。2011年5月20日時点のオリジナルよりアーカイブ。 2008年2月5日閲覧。
^ 「Intel、Intel Xeon 'Nehalem-EX' プロセッサをプレビュー」 2009 年 5 月 26 日。2009 年 5 月 28 日に閲覧。
^ Morgan, Timothy Prickett (2011 年 11 月 21 日)、「Fujitsu parades 16-core Sparc64 super stunner」、The Register 、 2011 年12 月 8 日閲覧
^ Angelini, Chris (2011年11月14日). 「Intel Core i7-3960X レビュー: Sandy Bridge-E と X79 Express」. TomsHardware.com . 2014年8月9日閲覧。
^ 「IDF2012 マーク・ボーア、インテルシニアフェロー」(PDF)。
^ 「SPARC64のイメージ」(PDF) . fujitsu.com . 2017年8月29日閲覧。
^ 「Intel の Atom アーキテクチャ: 旅の始まり」 AnandTech 。2010年4 月 4 日閲覧。
^ 「Intel Xeon Phi SE10X」。TechPowerUp 。 2015年7月20日閲覧。
^ Shimpi, Lal. 「Haswellレビュー：Intel Core i7-4770Kとi5-4670Kのテスト」。anandtech 。 2014年11月20日閲覧。
^ 「Dimmick, Frank (2014 年 8 月 29 日)。『Intel Core i7 5960X Extreme Edition レビュー』。Overclockers Club。2014年8 月 29 日閲覧。
^ 「Apple A8X」。NotebookCheck 。 2015年7月20日閲覧。
^ 「Intel、15コアのXeon E7 v2を準備中」 AnandTech 2014年8月9日閲覧。
^ 「Intel Xeon E5-2600 v3 プロセッサの概要: Haswell-EP 最大 18 コア」。pcper。2014年 9 月 8 日。2015 年1 月 29 日閲覧。
^ 「Intel の Broadwell-U が 15W、28W モバイルプロセッサに搭載」。TechReport。2015 年 1 月 5 日。2015年1 月 5 日閲覧。
^ 「Oracle、Sparc M7チップでコア数を32に増加」2014年8月13日。
^ 「Broadwell-E: Intel Core i7-6950X、6900K、6850K、6800K レビュー」。Tom 's Hardware。2016年5月30日。 2017年4月12日閲覧。
^ 「Broadwell-E レビュー」。PC Gamer。2016年7月8日。 2017年4月12日閲覧。
^ 「HUAWEI、AIユニット、55億個のトランジスタ、1.2GBPSのLTE速度を備えたKIRIN 970 SOCをIFA 2017で発表」firstpost.com。2017年9月1日。 2018年11月18日閲覧。
^ 「Broadwell-EP アーキテクチャ - Intel Xeon E5-2600 v4 Broadwell-EP レビュー」。Tom 's Hardware。2016年 3 月 31 日。2016年4 月 4 日閲覧。
^ 「ZipCPUについて」。zipcpu.com 。 2019年9月10日閲覧。2016年のORCONF時点では、ZipCPUは構成に応じて1286〜4926個の6-LUTを使用していました。
^ 「Qualcomm Snapdragon 835 (8998)」。NotebookCheck 。 2017年9月23日閲覧。
^ Takahashi, Dean (2017年1月3日). 「QualcommのSnapdragon 835は30億個のトランジスタと10nm製造プロセスでデビューします」。VentureBeat。
^ Singh, Teja (2017). 「3.2 Zen: 次世代の高性能 x86 コア」. Proc. IEEE International Solid-State Circuits Conference . pp. 52–54.
^ 愛人、イアン (2017 年 2 月 22 日)。「AMD、Zenを発表」。アナンドテック.com 。2017 年2 月 22 日に取得。
^ 「Ryzen 5 1600 - AMD」Wikichip.org 2018年4月20日2018年12月9日閲覧。
^ “キリン 970 – HiSilicon”.ウィキチップ。 2018 年 3 月 1 日。2018 年11 月 8 日に取得。
^ ab リチャード・リードベター（2017年4月6日）。「次期Xboxの内部：プロジェクト・スコーピオの技術が明らかに」Eurogamer 。 2017年5月3日閲覧。
^ 「Intel Xeon Platinum 8180」。TechPowerUp。2018年12月1日。 2018年12月2日閲覧。
^ Pellerano, Stefano (2022年3月2日). 「スケーリングと統合の力を活用する回路設計（ISSCC 2022）」. YouTube .
^ Lee, Y. 「SiFive Freedom SoCs : 業界初のオープンソースRISC Vチップ」(PDF)。HotChips 29 IOT/Embedded 。 2020年8月9日時点のオリジナル(PDF)からアーカイブ。2019年6月19日閲覧。
^ 「富士通の文書」（PDF） . fujitsu.com . 2017年8月29日閲覧。
^ シュメラー、カイ (2018 年 11 月 5 日)。「iPad Pro 2018: A12X-Prozessor beetet deutlich mehr Leistung」。ZDNet.de (ドイツ語)。
^ 「Qualcomm Datacenter Technologies、Qualcomm Centriq 2400 の商用出荷を発表。これは世界初の 10nm サーバープロセッサであり、これまで設計された中で最も高性能な Arm ベースのサーバープロセッサファミリです」。Qualcomm。2017年11 月 9 日閲覧。
^ 「Qualcomm Snapdragon 1000 ノート PC 向け、85 億個のトランジスタを搭載」Techradar 2017 年9 月 23 日閲覧。
^ 「発見：Qualcomm Snapdragon 8cx ウェーハ 7nm」 AnandTech 2018年12月6日閲覧。
^ 「HiSilicon Kirin 710」。Notebookcheck。2018年9月19日。 2018年11月24日閲覧。
^ Yang, Daniel; Wegner, Stacy (2018年9月21日). 「Apple iPhone Xs Max Teardown」. TechInsights . 2018年9月21日閲覧。
^ 「AppleのA12 Bionicは初の7ナノメートルスマートフォンチップ」Engadget 。 2018年9月26日閲覧。
^ “キリン 980 – HiSilicon”.ウィキチップ。 2018 年 11 月 8 日。2018 年11 月 8 日に取得。
^ 「Qualcomm Snapdragon 8180: 85億個のトランジスタを搭載した7nm SoC SDM1000がApple A12 Bionicチップセットに挑む」 dailyhunt . 2018年9月21日閲覧。
^ Zafar, Ramish (2018 年 10 月 30 日)。「Apple の A12X は 100 億個のトランジスタ、90% のパフォーマンス向上、7 コア GPU を搭載」。Wccftech。
^ 「富士通、最強のARMプロセッサA64FXで日本初の数十億の超計算処理を実現」firstxw.com 2019年4月16日。2019年6月20日時点のオリジナルよりアーカイブ。 2019年6月19日閲覧。
^ 「富士通、窒化ガリウムトランジスタの出力を3倍にすることに成功」富士通2018年8月22日2019年6月19日閲覧。
^ 「Hot Chips 30: Nvidia Xavier SoC」. fuse.wikichip.org . 2018年9月18日. 2018年12月6日閲覧。
^ Frumusanu, Andrei. 「Samsung Galaxy S10+ Snapdragon & Exynosレビュー：ほぼ完璧だが、欠陥も多々ある」www.anandtech.com 。 2021年2月19日閲覧。
^ abcdef 「Zen 2 マイクロアーキテクチャ」。WikiChip 。 2023年2月21日閲覧。
^ 「AMD Ryzen 9 3900X および Ryzen 7 3700X レビュー: Zen 2 および 7nm の解放」。Tom 's Hardware。2019年 7 月 7 日。2019年10 月 19 日閲覧。
^ Frumusanu、Andrei。「Huawei Mate 30 Proレビュー：Googleなしのトップハードウェア？」AnandTech 。 2020年1月2日閲覧。
^ Zafar, Ramish (2019年9月10日). 「iPhone 11用Apple A13には85億個のトランジスタとクアッドコアGPUが搭載されている」Wccftech . 2019年9月11日閲覧。
^ iPhone 11 Pro の紹介 — Apple Youtube ビデオ、2019 年9 月 11 日閲覧^{[ YouTube リンク切れ]}
^ 「Hot Chips 2020 ライブブログ: IBM z15」。AnandTech 。 2020年8月17日。
^ ab Broekhuijsen, Niels (2019年10月23日). 「AMDの64コアEPYCおよびRyzen CPUの詳細: 詳細な内部情報」。2019年10月24日閲覧。
^ ab Mujtaba, Hassan (2019年10月22日). 「AMD 2nd Gen EPYC Romeプロセッサは395億4千万個の巨大なトランジスタを搭載、IOダイの詳細画像」。 2019年10月24日閲覧。
^ フリードマン、アラン（2019年12月14日）。「5nm Kirin 1020 SoC、来年のHuawei Mate 40シリーズに搭載か」。Phone Arena 。2019年12月23日閲覧。
^ Verheyde, Arne (2019年12月5日). 「Amazonが64コアのARM Graviton2をIntelのXeonと比較」. Tom's Hardware . 2019年12月6日閲覧。
^ Morgan, Timothy Prickett (2019 年 12 月 3 日)。「ついに AWS がサーバーに真の弾みを与える」。The Next Platform。2019年12 月 6 日閲覧。
^ フリードマン、アラン（2019年10月10日）。「クアルコムは来月にもSnapdragon 865 SoCを発表すると報じられている」。Phone Arena 。 2021年2月19日閲覧。
^ 「Xiaomi Mi 10 分解分析 | TechInsights」www.techinsights.com . 2021年2月19日閲覧。
^ 「The Linley Group - TI Jacinto がレベル 3 ADAS を加速」www.linleygroup.com 。2021年2 月 12 日閲覧。
^ 「Apple、CPUが40%高速化、トランジスタ数118億個を誇るA14 Bionicプロセッサを発表」Venturebeat 2020年11月10日2020年11月24日閲覧。
^ 「Apple、新型ArmベースのM1チップは『Mac史上最長のバッテリー寿命』を実現」The Verge 2020年11月10日2020年11月11日閲覧。
^ Ikoba, Jed John (2020年10月23日). 「複数のベンチマークテストで、Kirin 9000はこれまでで最も強力なチップセットの1つにランク付けされています」Gizmochina . 2020年11月14日閲覧。
^ Frumusanu、Andrei。「HuaweiがMate 40シリーズを発表：153億個のトランジスタ、5nm Kirin 9000を搭載」。www.anandtech.com 。 2020年11月14日閲覧。
^ ab Burd, Thomas (2022). 「2.7 Zen3: AMD 2nd-Generation 7nm x86-64 Microprocessor Core」. Proc. IEEE International Solid-State Circuits Conference . pp. 54–56.
^ 「インテルは長らく、チップ内のトランジスタ数を再び公表した。Rocket Lake-Sでは約60億個、Coffee Lake-Sでは約40億個になる予定だ。8コアのチップは、10コアの前身よりも約30％大きい」。twitter 。 2021年3月16日閲覧。
^ 「IntelのCore i7-11700K「Rocket Lake」が廃止：大きなダイが明らかに」tomshardware 2021年3月12日2021年3月16日閲覧。
^ 「Intelの14nm密度」www.techcenturion.com 2019年11月26日2019年11月26日閲覧。
^ 「AMD Ryzen 7 5800H 仕様」。TechPowerUp 。 2021年9月20日閲覧。
^ 「AMD Epyc 7763 仕様」。2023年8月。
^ シャンクランド、スティーブン。「AppleのA15 Bionicチップは、150億個のトランジスタ、新しいグラフィックス、AIを搭載してiPhone 13を動かす」CNET 。 2021年9月20日閲覧。
^ “Apple iPhone 13 Pro 分解 | TechInsights”. www.techinsights.com . 2021年9月29日閲覧。
^ ab 「Apple、最新のMacBook Proノートパソコン向けにM1 ProおよびM1 Maxチップを発表」。VentureBeat 。 2021年10月18日。
^ 「AppleがM1 ProとM1 Maxを発表：オールアウトパフォーマンスを備えた巨大な新しいArm SoC」AnanadTech 。 2021年12月2日閲覧。
^ 「Apple、不足の中、新型コンピュータチップを発表」BBCニュース。2021年10月19日。
^ ab 「Apple、M1 Ultraで3Dファブリックポートフォリオに参入か？」TechInsights 。 2022年7月8日閲覧。
^ 「Hot Chips 2020 ライブブログ」AnandTech 2020年8月17日。
^ 「 MediaTek Dimensity 9000を搭載したPhantom X2シリーズ5G」。Mediatek 。2022年12月12日。
^ 「MediaTek Dimensity 9000」。Mediatek。2023年1月21日。
^ 「Apple A16 Bionic、iPhone 14 ProとiPhone 14 Pro Max向けに発表」。NotebookCheck。2022年9月7日。
^ 「iPhone 14 ProとPro Maxのみ新型A16チップを搭載」CNET 2022年9月7日。
^ 「Apple 2022年秋のiPhoneイベントライブブログ」。AnandTech 。 2022年9月7日。
^ 「Apple、パーソナルコンピュータ向け世界最強チップM1 Ultraを発表」Apple Newsroom 2022年3月9日閲覧。
^ シャンクランド、スティーブン。「新型Mac Studioマシンの頭脳、Appleの巨大な20コアM1 Ultraプロセッサを紹介」CNET 。 2022年3月9日閲覧。
^ ab 「AMDがMilan-X CPUをリリース」。AnandTech 。 2022年3月21日。
^ 「IBM Telum Hot Chips スライドデッキ」(PDF) 2021 年 8 月 23 日。
^ 「IBM z16 発表」。2022 年 4 月 5 日。
^ 「Apple、M1の画期的なパフォーマンスと機能をさらに進化させたM2を発表」Apple 2022年6月6日。
^ 「MediaTek Dimensity 9200: TSMC N4PノードをベースにしたARM Cortex-X3 CPUとImmortalis-G715 GPUコアを搭載した新フラッグシップチップセットがデビュー」。NotebookCheck。2022年11月8日。
^ 「Dimensity 9200の仕様」。Mediatek。2022年11月8日。
^ 「Dimensity 9200 プレゼンテーション」。Mediatek 2022年11月8日。
^ 「AMD EPYC Genoa が Intel Xeon を驚異的な差で破る」ServeTheHome 2022年11月10日。
^ 「AMDは2035年までにゼタフロップスの壁を破ることを目指し、効率性の問題を解決する次世代計画を発表」。Appuals 。 2023年2月21日。
^ 「AMDがゼタスケールコンピューティングへの道筋を描く：CPUとGPUのパフォーマンス、効率の傾向、次世代チップレットパッケージなどについて語る」WCCFtech 2023年2月20日。
^ 「AMD EPYC Genoa & SP5プラットフォームがリーク – 5nm Zen 4 CCDは約72mm、12 CCDパッケージは5428mm2、ソケットピーク電力は最大700W」。WCCFtech 。 2021年8月17日。
^ 「AMD Epyc Genoaのドキュメントがリーク、96コア、最大TDP700W、Zen 4チップレットの寸法を明らかに」HardwareTimes . 2021年8月17日。
^ 「Kirin 9000SはKirin 9000よりもトランジスタ数が約60億少ないのに、性能は向上！どうやって実現したのか？」iNews . 2023年9月13日. 2023年9月24日閲覧。
^ 「AppleがM4 SoCを発表：2024年iPad Proで最新かつ最高のスタート」Anandtech 2024年5月7日。
^ abc 「AppleがM3、M3 Pro、M3 Maxから始まる新しいM3チップラインナップを発表」Arstechnica .2023年10月31日。
^ ゴールドマン、ジョシュア。「Apple A17 Proチップ：iPhone 15 Pro、Pro Maxに搭載された新しい頭脳」。CNET 。 2023年9月12日閲覧。
^ 「第4世代Intel XeonスケーラブルSapphire Rapidsが飛躍的に進歩」ServeTheHome . 2023年1月10日。
^ “Wie vier Dies zu einem "monolithischen" Sapphire Rapids werden".ハードウェアLUXX。 2022 年 2 月 21 日。
^ ab 「 Apple、次世代ワークフロー向け次世代チップ、M2 ProとM2 Maxを発表」。Apple （プレスリリース）。2023年1月17日。
^ 「AMD EPYC Bergamo がソケットあたり128コア、1Uあたり1024スレッドで発売」ServeTheHome 2023年6月13日。
^ 「AMD Instinct MI300A アクセラレーター」。AMD 。 2024年1月14日閲覧。
^ Alcorn, Paul (2023年12月6日). 「AMDがInstinct MI300X GPUとMI300A APUを発表、Nvidiaの競合GPUに対して最大1.6倍のリードを主張」. Tom's Hardware . 2024年1月14日閲覧。
^ ウィリアムズ、クリス。「NvidiaのTesla P100は150億個のトランジスタ、21TFLOPSを搭載」。www.theregister.co.uk 。 2019年8月12日閲覧。
^ 「有名なグラフィックスチップ: NEC μPD7220 グラフィックスディスプレイコントローラー」。IEEE Computer Society。米国電気電子学会。2018 年 8 月 22 日。2019年6 月 21 日閲覧。
^ 「GPUの歴史: 日立ARTC HD63484。2番目のグラフィックスプロセッサ」。IEEE Computer Society。米国電気電子学会。2018年10月7日。 2019年6月21日閲覧。
^ 「Amiga ハードウェア大全」。
^ MOSテクノロジーAgnus.ISBN 5511916846。
^ ab 「30 Years of Console Gaming」Klinger Photography 2017年8月20日2019年6月19日閲覧。
^ 「セガサターン」。MAME 。 2019年7月18日閲覧。
^ 「ASICチップは業界のゲーム勝者」ワシントンポスト。1995年9月18日。 2019年6月19日閲覧。
^ 「GPU の名前を変更する時期が来たか?」Jon Peddie Research。IEEE Computer Society。 2018 年 7 月 9 日。 2019 年6 月 19 日閲覧。
^ 「FastForward Sony、PlayStation ビデオゲーム CPU チップに LSI ロジックを採用」FastForward . 2014 年1 月 29 日閲覧。
^ ab 「Reality Co-Processor − The Power In Nintendo64」（PDF）。Silicon Graphics 。1997年8月26日。 2020年5月19日時点のオリジナル（PDF）よりアーカイブ。 2019年6月18日閲覧。
^ 「Imagination PowerVR PCX2 GPU」。VideoCardz.net 。 2019年6月19日閲覧。
^ abcdefgh Lilly, Paul (2009年5月19日). 「From Voodoo to GeForce: The Awesome History of 3D Graphics」. PC Gamer . 2019年6月19日閲覧。
^ abcdefghijklmnopqrstu vwxyz aa ab ac ad ae af ag ah ai aj ak al am 「3D アクセラレータデータベース」。Vintage 3D。2019年7 月 21 日閲覧。
^ 「RIVA128 データシート」。SGS Thomson Microelectronics 。 2019年7月21日閲覧。
^ abc Singer, Graham (2013 年 4 月 3 日)。「現代のグラフィックスプロセッサの歴史、パート 2」。TechSpot。2019年7 月 21 日閲覧。
^ 「セガドリームキャストを思い出す」Bit-Tech 2009年9月29日。 2019年6月18日閲覧。
^ Weinberg, Neil (1998年9月7日). 「カムバック・キッド」. Forbes . 2019年6月19日閲覧。
^ Charles, Bertie (1998). 「セガの新次元」. Forbes . 162 (5–9). Forbes Incorporated: 206. 0.25ミクロンの精度でエッチングされたチップは、グラフィックプロセッサとしては最先端のもので、1000万個のトランジスタを搭載している。
^ 萩原史朗、イアン・オリバー（1999年11月～12月）。「セガドリームキャスト：統一されたエンターテインメントの世界の創造」。IEEE Micro。19（6）。IEEEコンピュータ協会： 29～35。doi ：10.1109/40.809375。2000年8月23日時点のオリジナルよりアーカイブ。 2019年6月27日閲覧。
^ 「VideoLogic Neon 250 4MB」。VideoCardz.net 。 2019年6月19日閲覧。
^ シンピ、アナンド・ラル (1998 年 11 月 21 日)。「秋のコムデックス 98 取材」。アナンドテック。2019 年6 月 19 日に取得。
^ abc 「プレイステーションのコアで使用されていたエモーションエンジンとグラフィックスシンセサイザーが1つのチップに」(PDF)。ソニー。2003年4月21日。 2019年6月26日閲覧。
^ 「NVIDIA NV10 A3 GPU 仕様」。TechPowerUp 。 2019年6月19日閲覧。
^ IGN スタッフ (2000 年 11 月 4 日). 「Gamecube Versus PlayStation 2」. IGN . 2015 年11 月 22 日閲覧。
^ 「NVIDIA NV2A GPU 仕様」。TechPowerUp。2019年7 月 21 日閲覧。
^ 「ATI Xenos GPU 仕様」。TechPowerUp。2019年6 月 21 日閲覧。
^ International、GamesIndustry (2005 年 7 月 14 日)。「TSMC がX360 GPU を製造」。Eurogamer。2006年8 月 22 日閲覧。
^ 「NVIDIA Playstation 3 RSX 65nm 仕様」。TechPowerUp 。 2019年6月21日閲覧。
^ 「PS3 グラフィックチップ、秋に 65nm へ」。Edge Online。2008 年 6 月 26 日。2008 年 7 月 25 日時点のオリジナルよりアーカイブ。
^ 「NVIDIA の 14 億トランジスタ GPU: GT200 が GeForce GTX 280 および 260 として登場」 AnandTech.com 。2014年8 月 9 日閲覧。
^ 「Radeon HD 4850 & 4870: AMDが199ドルと299ドルで勝利」 AnandTech.com 。 2014年8月9日閲覧。
^ ab Glaskowsky, Peter. 「ATI and Nvidia face off-obliquely」. CNET. 2012年1月27日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。
^ Woligroski, Don (2011年12月22日). 「AMD Radeon HD 7970」. TomsHardware.com . 2014年8月9日閲覧。
^ 「NVIDIA Kepler GK110 アーキテクチャ」(PDF) . NVIDIA . 2012 . 2024 年1 月 9 日閲覧。
^ スミス、ライアン (2012 年 11 月 12 日)。「NVIDIA が Tesla K20 と K20X を発売: ついに GK110 が登場」。AnandTech。
^ 「ホワイトペーパー: NVIDIA GeForce GTX 680」(PDF) 。NVIDIA。2012年。2012年4月17日時点のオリジナル(PDF)からアーカイブ。
^ ab Kan, Michael (2020年8月18日). 「Xbox Series Xはチップ製造コストが高いため、財布に負担をかける可能性がある」PCMag . 2020年9月5日閲覧。
^ 「AMD Xbox One GPU」。www.techpowerup.com 。 2020年2月5日閲覧。
^ 「AMD PlayStation 4 GPU」。www.techpowerup.com 。 2020年2月5日閲覧。
^ 「AMD Xbox One S GPU」。www.techpowerup.com 。 2020年2月5日閲覧。
^ 「AMD PlayStation 4 Pro GPU」。www.techpowerup.com 。 2020年2月5日閲覧。
^ ライアン・スミス（2016年6月29日）「AMD RX 480プレビュー」Anandtech.com。2017年2月22日閲覧。
^ abc Schor, David (2018年7月22日). 「VLSI 2018: GlobalFoundries 12nm Leading-Performance、12LP」. WikiChip Fuse . 2019年5月31日閲覧。
^ Harris, Mark (2016 年 4 月 5 日)。「Inside Pascal: NVIDIA の最新コンピューティングプラットフォーム」。Nvidia開発者ブログ。
^ abcdef 「GPUデータベース：Pascal」。TechPowerUp。2023年7月26日。
^ 「AMD Xbox One X GPU」。www.techpowerup.com 。 2020年2月5日閲覧。
^ 「Radeon の次世代 Vega アーキテクチャ」(PDF)。
^ Durant, Luke; Giroux, Olivier; Harris, Mark; Stam, Nick (2017 年 5 月 10 日)。「Inside Volta: The World's Most Advanced Data Center GPU」。Nvidia開発者ブログ。
^ 「NVIDIA TURING GPU アーキテクチャ: グラフィックス再発明」(PDF) . Nvidia . 2018 . 2019 年6 月 28 日閲覧。
^ 「NVIDIA GeForce GTX 1650」。www.techpowerup.com 。 2020年2月5日閲覧。
^ “NVIDIA GeForce GTX 1660 Ti”. www.techpowerup.com 。2020 年2 月 5 日に取得。
^ 「AMD Radeon RX 5700 XT」。www.techpowerup.com 。 2020年2月5日閲覧。
^ 「AMD Radeon RX 5500 XT」。www.techpowerup.com 。 2020年2月5日閲覧。
^ 「AMD Arcturus GPU 仕様」。TechPowerUp 。 2022年11月10日閲覧。
^ Walton, Jared (2020年5月14日). 「Nvidiaがデータセンター向けの次世代7nm Ampere A100 GPUを発表、その規模はまさに巨大」Tom's Hardware。
^ 「Nvidia Ampere アーキテクチャ」www.nvidia.com . 2020 年5 月 15 日閲覧。
^ 「NVIDIA GA102 GPU 仕様」。Techpowerup 。 2020年9月5日閲覧。
^ 「『未来への大きな一歩』：NVIDIA CEOがGeForce RTX 30シリーズGPUを発表」www.nvidia.com 2020年9月2020年9月5日閲覧。
^ 「NVIDIA GA103 GPU 仕様」。TechPowerUp 。 2023年3月21日閲覧。
^ 「NVIDIA GeForce RTX 3070 仕様」。TechPowerUp 。 2021年9月20日閲覧。
^ 「NVIDIA GA106の仕様」。TechPowerUp 。 2023年3月22日閲覧。
^ 「NVIDIA GA107 GPU 仕様」。TechPowerUp 。 2023年3月21日閲覧。
^ 「MI250X ダイサイズの推定値」。Twitter。2021年11月17日。
^ 「AMD Instinct MI250 プロフェッショナルグラフィックスカード」。VideoCardz。2022年11 月 2 日。
^ 「AMDのInstinct MI250X OAMカードの写真：Aldebaranの巨大なダイが明らかに」。Tom 's Hardware。2021年11月17日。
^ 「HC34でAMD MI250Xとトポロジーが説明される」ServeTheHome。2022年8月22日。
^ 「NvidiaがHopper H100 GPU、新型DGX、Graceスーパーチップを発表」HPCWire 2022年3月22日2022年3月23日閲覧。
^ 「NVIDIAがAD102 GPUの詳細を発表、最大18432個のCUDAコア、763億個のトランジスタ、608 mm2」。VideoCardz。2022年9月20日。
^ ab 「NVIDIAがAda 102/103/104 GPUの仕様を確認、AD104はGA102よりもトランジスタ数が多い」。VideoCardz。2022年9月23日。
^ ab 「Nvidia AD106およびAD107 GPUの画像、仕様、ダイサイズが明らかに」。Tom 's Hardware。2023年2月3日。
^ 「NVIDIA GeForce RTX 4060 Ti「AD106-350」GPUの写真、Samsung GDDR6ダイを使用」。WCCFtech。2023年4月28日。
^ 「NVIDIA の最小の Ada GPU、AD107-400、GeForce RTX 4060 GPU 用の写真」。WCCFtech。2023年 5 月 21 日。
^ 「AMD、画期的なAMD RDNA 3アーキテクチャとチップレット設計をベースとした、世界で最も先進的なゲーミンググラフィックカードを発表」AMD（プレスリリース）。2022年11月3日。
^ 「AMD、999ドルのRadeon RX 7900 XTXを発表...（末尾RX-819）」。TechPowerUp。2022年11月4日。
^ 「AMD Navi 31 GPU仕様」。TechPowerUp 。 2023年11月7日閲覧。
^ 「AMD Navi 32 GPU仕様」。TechPowerUp 。 2023年11月7日閲覧。
^ 「AMD Navi 33 GPU仕様」。TechPowerUp 。 2023年3月21日閲覧。
^ 「AMD、NvidiaのH100に対抗するGPUを開発」HPCWire 2023年6月13日2023年6月14日閲覧。
^ 「AMD Aqua Vanjaram 仕様」。TechPowerUp 。 2024年1月14日閲覧。
^ 「NVIDIA Blackwell プラットフォームが登場し、コンピューティングの新時代を推進」 (プレスリリース)。2024 年 3 月 18 日。
^ 「台湾企業 UMC が Xilinx に 65nm FPGA を納入」SDA-ASIA 2006 年 11 月 9 日木曜日。
^ 「Altera の新しい 40nm FPGA — 25 億個のトランジスタ！」pldesignline.com。2010年 6 月 19 日時点のオリジナルよりアーカイブ。2009 年1 月 22 日閲覧。
^ 「20nm での高密度 SoC FPGA の設計」(PDF) 。2014 年。2016 年 4 月 23 日時点のオリジナル(PDF)からアーカイブ。2017 年7 月 16 日閲覧。
^ Maxfield, Clive (2011 年 10 月)。「新しい Xilinx Virtex-7 2000T FPGA は 2,000 万個の ASIC ゲートに相当する性能を提供」。EETimes。AspenCore。2019年9月 4 日閲覧。
^ Greenhill, D.; Ho, R.; Lewis, D.; Schmit, H.; Chan, KH; Tong, A.; Atsatt, S.; How, D.; McElheny, P. (2017 年 2 月)。「3.3 a 14nm 1GHz FPGA with 2.5D transceiver integration」。2017 IEEE International Solid-State Circuits Conference (ISSCC)。pp. 54–55。doi : 10.1109 / ISSCC.2017.7870257。ISBN 978-1-5090-3758-2. S2CID 2135354。
^ “3.3 A 14nm 1GHz FPGA with 2.5D transceiver integration | DeepDyve”. 2017年5月17日. 2017年5月17日時点のオリジナルよりアーカイブ。 2019年9月19日閲覧。
^ Santarini, Mike (2014 年 5 月)。「Xilinx が業界初の 20 nm All Programmable デバイスを出荷」(PDF) 。Xcell journal。第 86 号。Xilinx。p . 14。2014年6 月 3 日閲覧。
^ Gianelli, Silvia (2015 年 1 月)。「ザイリンクスが業界初の 4M ロジックセルデバイスを発表。ASIC ゲート数が 50M 超に相当し、競合製品の 4 倍の容量を実現」www.xilinx.com 。2019年8 月 22 日閲覧。
^ Sims, Tara (2019 年 8 月)。「Xilinx が 900 万個のシステムロジックセルを搭載した世界最大の FPGA を発表」www.xilinx.com。2019年8 月 22 日閲覧。
^ Verheyde, Arne (2019 年 8 月). 「Xilinx が 350 億個のトランジスタを搭載した世界最大の FPGA を発表」www.tomshardware.com . 2019 年8 月 23 日閲覧。
^ Cutress, Ian (2019 年 8 月)。「Xilinx が世界最大の FPGA、900 万セルの Virtex Ultrascale+ VU19P を発表」www.anandtech.com。2019年9 月 25 日閲覧。
^ Abazovic, Fuad (2019 年 5 月). 「Xilinx 7nm Versal が昨年テープアウト」。2019年9 月 30 日閲覧。
^ Cutress, Ian (2019 年 8 月)。「Hot Chips 31 ライブブログ: Xilinx Versal AI エンジン」。2019年9 月 30 日閲覧。
^ Krewell, Kevin (2019年8月). 「Hot Chips 2019が新たなAI戦略をハイライト」. 2019年9月30日閲覧。
^ Leibson, Steven (2019年11月6日). 「Intel、1020万ロジックエレメントを搭載した世界最高容量のIntel Stratix 10 GX 10M FPGAを発表」2019年11月7日閲覧。
^ Verheyde, Arne (2019年11月6日). 「Intel、433億個のトランジスタを搭載した世界最大のFPGAを発表」。 2019年11月7日閲覧。
^ Cutress, Ian (2020 年 8 月). 「Hot Chips 2020 ライブブログ: Xilinx Versal ACAPs」 . 2020 年9 月 9 日閲覧。
^ 「ザイリンクス、7nm Versal AI コアおよび Versal Prime シリーズデバイスのフル量産出荷を発表」。2021 年 4 月 27 日。2021年5 月 8 日閲覧。
^ ab ロバート・デナードの DRAM メモリ history-computer.com
^ abcd 「1960年代後半：MOSメモリの始まり」（PDF）。半導体歴史博物館。2019年1月23日。 2019年6月27日閲覧。
^ abcdef 「1970年：半導体が磁気コアと競合」。コンピュータ歴史博物館。 2019年6月19日閲覧。
^ 「2.1.1 フラッシュメモリ」。ウィーン工科大学。 2019年6月20日閲覧。
^ Shilov, Anton. 「SK Hynixが128層4D NANDの生産を開始、176層も開発中」www.anandtech.com 。 2019年9月16日閲覧。
^ 「Samsung、100層以上の第6世代V-NANDフラッシュの生産を開始」。PC Perspective。2019年8月11日。 2019年9月16日閲覧。
^ ab 「1966年：半導体RAMが高速ストレージのニーズに応える」。コンピュータ歴史博物館。2019年6月19日閲覧。
^ 「東芝「TOSCAL」BC-1411の仕様」。古い電卓ウェブ博物館。2017年7月3日時点のオリジナルよりアーカイブ。2018年5月8日閲覧。
^ 「東芝「Toscal」BC-1411 デスクトップ電卓」。古い電卓ウェブミュージアム。2007年5月20日時点のオリジナルよりアーカイブ。
^ Castrucci, Paul (1966 年 5 月 10 日)。「IBM が IC メモリで初めて登場」(PDF)。IBMニュース。第 3 巻、第 9 号。IBM Corporation。2019年6 月 19 日閲覧– Computer History Museum経由。
^ abcdefghijklm 「Intel 製品の時系列リスト。製品は日付順に並べられています」(PDF)。Intelミュージアム。Intel Corporation。2005 年 7 月。2007年 8 月 9 日時点のオリジナル(PDF)からアーカイブ。2007 年7 月 31 日閲覧。
^ ab 「1970年代：SRAMの進化」（PDF）。半導体歴史博物館。 2019年6月27日閲覧。
^ abc Pimbley, J. (2012). 先進CMOSプロセステクノロジー。エルゼビア。p. 7。ISBN 9780323156806。
^ ab 「Intel: 35年間のイノベーション (1968–2003)」(PDF) 。Intel。2003年。 2021年11月4日時点のオリジナル(PDF)からアーカイブ。2019年6月26日閲覧。
^ ab Lojek, Bo (2007). 半導体工学の歴史. Springer Science & Business Media . pp. 362–363. ISBN 9783540342588i1103 は、最小 8 μm の 6 マスクシリコンゲート P-MOS プロセスで製造されました。この製品は、メモリセルサイズが 2,400 μm ²、ダイサイズが 10 mm ²弱で、約 21 ドルで販売されました。
^ 「日本メーカーがDRAM市場に参入し、集積度が向上」（PDF）半導体歴史博物館2019年6月27日閲覧。
^ abcdefghijklmn Gealow, Jeffrey Carl (1990 年 8 月 10 日)。「処理技術が DRAM センスアンプ設計に与える影響」(PDF)。マサチューセッツ工科大学。pp . 149–166。2019年6 月 25 日に取得– CORE経由。
^ 「シリコンゲートMOS 2102A」。Intel 。 2019年6月27日閲覧。
^ 「最も成功した16KダイナミックRAMの1つ：4116」。国立アメリカ歴史博物館。スミソニアン協会。 2019年6月20日閲覧。
^ コンポーネントデータカタログ(PDF) . Intel . 1978年. pp. 3–94 . 2019年6月27日閲覧。
^ abcdefghijklmnopqrst 「メモリ」。STOL （Semiconductor Technology Online）。2023年11月2日時点のオリジナルよりアーカイブ。2019年6月25日閲覧。
^ 「ICテクノロジーの最先端：初の294,912ビット（288K）ダイナミックRAM」。国立アメリカ歴史博物館。スミソニアン協会。2019年6月20日閲覧。
^ 「1984年のコンピュータの歴史」。Computer Hope 。2019年6月25日閲覧。
^ 「Japanese Technical Abstracts」。Japanese Technical Abstracts . 2 (3–4)。University Microfilms: 161。1987年。1984年に1M DRAMが発表され、メガバイトの時代が始まりました。
^ 「KM48SL2000-7 データシート」。Samsung。1992年8月。 2019年6月19日閲覧。
^ 「Electronic Design」。Electronic Design 41 ( 15–21)。Hayden Publishing Company。1993 年。最初の商用同期 DRAM である Samsung 16 メガビット KM48SL2000 は、システム設計者が非同期システムから同期システムに簡単に移行できるシングルバンクアーキテクチャを採用しています。
^ ギガビットの壁を破り、ISSCC の DRAM はシステム設計に大きな影響を及ぼす前兆となる。(ダイナミックランダムアクセスメモリ、国際固体回路会議、日立製作所と NEC の研究開発)、1995 年 1 月 9 日
^ ab 「Japanese Company Profiles」（PDF） .スミソニアン協会. 1996年. 2019年6月27日閲覧。
^ ab “History: 1990年代”. SK Hynix . 2021年2月5日時点のオリジナルよりアーカイブ。2019年7月6日閲覧。
^ 「Samsung 50nm 2GB DDR3チップは業界最小」SlashGear 2008年9月29日。 2019年6月25日閲覧。
^ Shilov, Anton (2017年7月19日). 「Samsung、需要増加により8GB HBM2チップの生産量を増加」AnandTech . 2019年6月29日閲覧。
^ “Samsung Unleashes a Roomy DDR4 256GB RAM”. Tom's Hardware . 2018年9月6日. 2019年6月21日時点のオリジナルよりアーカイブ。 2019年6月21日閲覧。
^ 「初の 3D ナノチューブおよび RRAM IC がファウンドリから出荷」IEEE Spectrum: テクノロジー、エンジニアリング、および科学ニュース。2019 年 7 月 19 日。2019年9 月 16 日閲覧。このウェハーは先週の金曜日に製造されたばかりで、ファウンドリ内で製造された初のモノリシック 3D IC です。
^ 「3次元モノリシックシステムオンチップ」www.darpa.mil . 2019年9月16日閲覧。
^ 「DARPA 3DSoCイニシアチブが1年目を終了、ERIサミットでSkyWaterの200mm米国ファウンドリへの技術移転に向けた重要なステップの進捗状況が報告」Skywater Technology Foundry（プレスリリース）。2019年7月25日。 2019年9月16日閲覧。
^ 「DD28F032SA データシート」。Intel 。2019年6 月 27 日閲覧。
^ 「東芝、書き込み/消去速度性能の向上のために大きなブロックサイズを備えた 0.13 ミクロン 1Gb モノリシック NAND を発表」。東芝。2002 年 9 月 9 日。2006 年 3 月 11 日時点のオリジナルよりアーカイブ。2006 年3 月 11 日閲覧。
^ 「東芝とサンディスクが1ギガビットNANDフラッシュメモリチップを発表、将来のフラッシュ製品の容量を2倍に」東芝. 2001年11月12日. 2019年6月20日閲覧。
^ abcd 「2000年から2009年までの私たちの誇りある伝統」。サムスン半導体。サムスン。 2019年6月25日閲覧。
^ 「東芝、1ギガバイトのコンパクトフラッシュカードを発表」東芝、2002年9月9日。2006年3月11日時点のオリジナルよりアーカイブ。 2006年3月11日閲覧。
^ abcd 「歴史」。サムスン電子。サムスン。 2019年6月19日閲覧。
^ ab 「東芝、モバイルコンシューマー製品向けに業界最高容量の組み込みNANDフラッシュメモリを商品化」。東芝。2007年4月17日。2010年11月23日時点のオリジナルよりアーカイブ。 2010年11月23日閲覧。
^ ab 「東芝、最大容量の組み込みNANDフラッシュメモリデバイスを発売」。東芝。2008年8月7日。 2019年6月21日閲覧。
^ 「東芝、業界最大容量の組み込みNANDフラッシュメモリモジュールを発売」東芝2010年6月17日2019年6月21日閲覧。
^ 「Samsung e·MMC 製品ファミリー」(PDF) 。Samsung Electronics。 2011年12月。 2019年11月8日時点のオリジナル(PDF)からアーカイブ。 2019年7月15日閲覧。
^ Shilov, Anton (December 5, 2017). "Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads". AnandTech. Retrieved June 23, 2019.
^ Manners, David (January 30, 2019). "Samsung makes 1TB flash eUFS module". Electronics Weekly. Retrieved June 23, 2019.
^ Tallis, Billy (October 17, 2018). "Samsung Shares SSD Roadmap for QLC NAND And 96-layer 3D NAND". AnandTech. Retrieved June 27, 2019.
^ "Micron's 232 Layer NAND Now Shipping". AnandTech. July 26, 2022.
^ "232-Layer NAND". Micron. Retrieved October 17, 2022.
^ "First to Market, Second to None: the World's First 232-Layer NAND". Micron. July 26, 2022.
^ "Comparison: Latest 3D NAND Products from YMTC, Samsung, SK hynix and Micron". TechInsights. January 11, 2023.
^ Han-Way Huang (December 5, 2008). Embedded System Design with C805. Cengage Learning. p. 22. ISBN 978-1-111-81079-5. Archived from the original on April 27, 2018.
^ Marie-Aude Aufaure; Esteban Zimányi (January 17, 2013). Business Intelligence: Second European Summer School, eBISS 2012, Brussels, Belgium, July 15-21, 2012, Tutorial Lectures. Springer. p. 136. ISBN 978-3-642-36318-4. Archived from the original on April 27, 2018.
^ a b c d "1965: Semiconductor Read-Only-Memory Chips Appear". Computer History Museum. Retrieved June 20, 2019.
^ "1971: Reusable semiconductor ROM introduced". The Storage Engine. Computer History Museum. Retrieved June 19, 2019.
^ Iizuka, H.; Masuoka, F.; Sato, Tai; Ishikawa, M. (1976). "Electrically alterable avalanche-injection-type MOS READ-ONLY memory with stacked-gate structure". IEEE Transactions on Electron Devices. 23 (4): 379–387. Bibcode:1976ITED...23..379I. doi:10.1109/T-ED.1976.18415. ISSN 0018-9383. S2CID 30491074.
^ μCOM-43 SINGLE CHIP MICROCOMPUTER: USERS' MANUAL (PDF). NEC Microcomputers. January 1978. Retrieved June 27, 2019.
^ "2716: 16K (2K x 8) UV ERASABLE PROM" (PDF). Intel. Archived from the original (PDF) on September 13, 2020. Retrieved June 27, 2019.
^ "1982 CATALOG" (PDF). NEC Electronics. Retrieved June 20, 2019.
^ Component Data Catalog (PDF). Intel. 1978. pp. 1–3. Retrieved June 27, 2019.
^ "27256 Datasheet" (PDF). Intel. Retrieved July 2, 2019.
^ "History of Fujitsu's Semiconductor Business". Fujitsu. Retrieved July 2, 2019.
^ "D27512-30 Datasheet" (PDF). Intel. Retrieved July 2, 2019.
^ "A Computer Pioneer Rediscovered, 50 Years On". The New York Times. April 20, 1994. Archived from the original on November 4, 2016.
^ "History of Computers and Computing, Birth of the modern computer, Relays computer, George Stibitz". history-computer.com. Retrieved August 22, 2019. Initially the 'Complex Number Computer' performed only complex multiplication and division, but later a simple modification enabled it to add and subtract as well. It used about 400-450 binary relays, 6-8 panels, and ten multiposition, multipole relays called "crossbars" for temporary storage of numbers.
^ a b c d e "1953: Transistorized Computers Emerge". Computer History Museum. Retrieved June 19, 2019.
^ a b "ETL Mark III Transistor-Based Computer". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ a b "Brief History". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ "1962: Aerospace systems are first the applications for ICs in computers | The Silicon Engine | Computer History Museum". www.computerhistory.org. Retrieved September 2, 2019.
^ a b "PDP-8 (Straight 8) Computer Functional Restoration". www.pdp8.net. Retrieved August 22, 2019. backplanes contain 230 cards, approximately 10,148 diodes, 1409 transistors, 5615 resistors, and 1674 capacitors
^ "IBM 608 calculator". IBM. January 23, 2003. Retrieved March 8, 2021.
^ "【NEC】 NEAC-2201". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ "【Hitachi and Japanese National Railways】 MARS-1". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ The IBM 7070 Data Processing System. Avery et al. (page 167)
^ "【Matsushita Electric Industrial】 MADIC-I transistor-based computer". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ "【NEC】 NEAC-2203". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ "【Toshiba】 TOSBAC-2100". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ 7090 Data Processing System
^ Luigi Logrippo. "My first two computers: Elea 9003 and Elea 6001: Memories of a 'bare-metal' programmer".
^ "【Mitsubishi Electric】 MELCOM 1101". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ Erich Bloch (1959). The Engineering Design of the Stretch Computer (PDF). Eastern Joint Computer Conference.
^ "【NEC】NEAC-L2". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.
^ Thornton, James (1970). Design of a Computer: the Control Data 6600. p. 20.
^ "Digital Equipment PDP-8/S".
^ "The PDP-8/S - an exercise in cost reduction"
^ "PDP-8/S"
^ "The Digital Equipment Corporation PDP-8: Models and Options: The PDP-8/I".
^ James F. O'Loughlin. "PDP-8/I: bigger on the inside yet smaller on the outside".
^ Jan M. Rabaey, Digital Integrated Circuits, Fall 2001: Course Notes, Chapter 6: Designing Combinatorial Logic Gates in CMOS, retrieved October 27, 2012.
^ Richard F. Tinder (January 2000). Engineering Digital Design. Academic Press. ISBN 978-0-12-691295-1.
^ a b c d Engineers, Institute of Electrical Electronics (2000). 100-2000 (7th ed.). doi:10.1109/IEEESTD.2000.322230. ISBN 978-0-7381-2601-2. IEEE Std 100-2000.
^ a b c Smith, Kevin (August 11, 1983). "Image processor handles 256 pixels simultaneously". Electronics.
^ Kanellos, Michael (February 9, 2005). "Cell chip: Hit or hype?". CNET News. Archived from the original on October 25, 2012.
^ Kennedy, Patrick (June 2019). "Hands-on With a Graphcore C2 IPU PCIe Card at Dell Tech World". servethehome.com. Retrieved December 29, 2019.
^ "Colossus – Graphcore". en.wikichip.org. Retrieved December 29, 2019.
^ Graphcore. "IPU Technology". www.graphcore.ai.
^ "Cerebras Unveils 2nd Gen Wafer Scale Engine: 850,000 Cores, 2.6 Trillion Transistors - ExtremeTech". www.extremetech.com. April 21, 2021. Retrieved April 22, 2021.
^ "Cerebras Wafer Scale Engine WSE-2 and CS-2 at Hot Chips 34". ServeTheHome. August 23, 2022.
^ "NVIDIA NVLink4 NVSwitch at Hot Chips 34". ServeTheHome. August 22, 2022.
^ a b Schor, David (April 6, 2019). "TSMC Starts 5-Nanometer Risk Production". WikiChip Fuse. Retrieved April 7, 2019.
^ "1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated". Computer History Museum. Retrieved July 17, 2019.
^ Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 321–3. ISBN 9783540342588.
^ "1963: Complementary MOS Circuit Configuration is Invented". Computer History Museum. Retrieved July 6, 2019.
^ "1964: First Commercial MOS IC Introduced". Computer History Museum. Retrieved July 17, 2019.
^ a b Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 330. ISBN 9783540342588.
^ Lambrechts, Wynand; Sinha, Saurabh; Abdallah, Jassem Ahmed; Prinsloo, Jaco (2018). Extending Moore's Law through Advanced Semiconductor Design and Processing Techniques. CRC Press. p. 59. ISBN 9781351248655.
^ Belzer, Jack; Holzman, Albert G.; Kent, Allen (1978). Encyclopedia of Computer Science and Technology: Volume 10 – Linear and Matrix Algebra to Microorganisms: Computer-Assisted Identification. CRC Press. p. 402. ISBN 9780824722609.
^ "Intel Microprocessor Quick Reference Guide". Intel. Retrieved June 27, 2019.
^ "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Retrieved July 5, 2019.
^ "0.18-micron Technology". TSMC. Retrieved June 30, 2019.
^ a b c d 65nm CMOS Process Technology
^ Diefendorff, Keith (15 November 1999). "Hal Makes Sparcs Fly". Microprocessor Report, Volume 13, Number 5.
^ a b Cutress, Ian. "Intel's 10nm Cannon Lake and Core i3-8121U Deep Dive Review". AnandTech. Retrieved June 19, 2019.
^ "Samsung Shows Industry's First 2-Gigabit DDR2 SDRAM". Samsung Semiconductor. Samsung. September 20, 2004. Retrieved June 25, 2019.
^ Williams, Martyn (July 12, 2004). "Fujitsu, Toshiba begin 65nm chip trial production". InfoWorld. Retrieved June 26, 2019.
^ Elpida's presentation at Via Technology Forum 2005 and Elpida 2005 Annual Report
^ "Fujitsu Introduces World-class 65-Nanometer Process Technology for Advanced Server, Mobile Applications". Archived from the original on September 27, 2011. Retrieved June 20, 2019.
^ a b c d "Intel Now Packs 100 Million Transistors in Each Square Millimeter". IEEE Spectrum: Technology, Engineering, and Science News. March 30, 2017. Retrieved November 14, 2018.
^ "40nm Technology". TSMC. Retrieved June 30, 2019.
^ "Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology". Toshiba. February 11, 2009. Retrieved June 21, 2019.
^ a b "History: 2010s". SK Hynix. Archived from the original on April 29, 2021. Retrieved July 8, 2019.
^ Shimpi, Anand Lal (June 8, 2012). "SandForce Demos 19nm Toshiba & 20nm IMFT NAND Flash". AnandTech. Retrieved June 19, 2019.
^ a b Schor, David (April 16, 2019). "TSMC Announces 6-Nanometer Process". WikiChip Fuse. Retrieved May 31, 2019.
^ "16/12nm Technology". TSMC. Retrieved June 30, 2019.
^ a b c "VLSI 2018: Samsung's 8nm 8LPP, a 10nm extension". WikiChip Fuse. July 1, 2018. Retrieved May 31, 2019.
^ "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. April 11, 2013. Archived from the original on June 21, 2019. Retrieved June 21, 2019.
^ "10nm Technology". TSMC. Retrieved June 30, 2019.
^ a b c d e f g h i "Can TSMC maintain their process technology lead". SemiWiki. April 29, 2020.
^ a b Jones, Scotten (May 3, 2019). "TSMC and Samsung 5nm Comparison". Semiwiki. Retrieved July 30, 2019.
^ a b c Nenni, Daniel (January 2, 2019). "Samsung vs TSMC 7nm Update". Semiwiki. Retrieved July 6, 2019.
^ "7nm Technology". TSMC. Retrieved June 30, 2019.
^ Schor, David (June 15, 2018). "A Look at Intel's 10nm Std Cell as TechInsights Reports on the i3-8121U, finds Ruthenium". WikiChip Fuse. Retrieved May 31, 2019.
^ a b "Samsung Foundry update 2019". SemiWiki. August 6, 2019.
^ Jones, Scotten, 7nm, 5nm and 3nm Logic, current and projected processes
^ Shilov, Anton. "Samsung Completes Development of 5nm EUV Process Technology". AnandTech. Retrieved May 31, 2019.
^ a b c d "Samsung Foundry Innovations Power the Future of Big Data, AI/ML and Smart, Connected Devices". October 7, 2021.
^ "Qualcomm confirms Snapdragon 8 Gen 1 is made using Samsung's 4nm process". December 2, 2021.
^ "List of Snapdragon 8 Gen 1 smartphones available since December 2021". January 14, 2022.
^ a b "TSMC Extends Its 5nm Family With A New Enhanced-Performance N4P Node". WikiChip. October 26, 2021.
^ "MediaTek Launches Dimensity 9000 built on TSMC N4 process". December 16, 2021.
^ "TSMC Expands Advanced Technology Leadership with N4P Process (press release)". TSMC. October 26, 2021.
^ Armasu, Lucian (January 11, 2019), "Samsung Plans Mass Production of 3nm GAAFET Chips in 2021", www.tomshardware.com
^ "Samsung Starts 3nm Production: The Gate-All-Around (GAAFET) Era Begins". AnandTech. June 30, 2022.
^ "TSMC Plans New Fab for 3nm". EE Times. December 12, 2016. Retrieved September 26, 2019.
^ a b c "TSMC Roadmap Update: 3nm in Q1 2023, 3nm Enhanced in 2024, 2nm in 2025". www.anandtech.com. October 18, 2021.
^ "TSMC Introduces N4X Process (press release)". TSMC. December 16, 2021.
^ "The Future Is Now (blog post)". TSMC. December 16, 2021.
^ "TSMC Unveils N4X Node". AnandTech. December 17, 2021.
^ a b "TSMC roadmap update". AnandTech. April 22, 2022.
^ Smith, Ryan (June 13, 2022). "Intel 4 Process Node In Detail: 2x Density Scaling, 20% Improved Performance". AnandTech.
^ Alcorn, Paul (March 24, 2021). "Intel Fixes 7nm, Meteor Lake and Granite Rapids Coming in 2023". Tom's Hardware. Retrieved June 1, 2021.
^ a b c d Cutress, Dr Ian. "Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!". www.anandtech.com. Retrieved July 27, 2021.
^ a b c Cutress, Dr Ian (February 17, 2022). "Intel Discloses Multi-Generation Xeon Scalable Roadmap: New E-Core Only Xeons in 2024". www.anandtech.com.
^ "Samsung Electronics Unveils Plans for 1.4nm Process Technology and Investment for Production Capacity at Samsung Foundry Forum 2022". Samsung Global Newsroom. October 4, 2022.

External links

Transistor counts of Intel processors
Evolution of FPGA Architecture

[16] 1998年に機密解除

[22] TMS1000 はマイクロコントローラであり、トランジスタ数にはCPU だけでなくメモリや入出力コントローラも含まれます。

[24] 3,510 デプレッションモードプルアップトランジスタなし

[26] 6,813 デプレッションモードプルアップトランジスタなし

[140] 3,900,000,000 コアチップレットダイ、2,090,000,000 I/O ダイ

[estimate_fn-288] 推定

[297] Versal Premium は 2021 年上半期に出荷されることが確認されていますが、VP1802 については特に何も言及されていません。通常、Xilinx は最大規模のデバイスのリリースについて個別のニュースを発表するため、VP1802 は後日リリースされる可能性があります。

[394] 「インテリジェンスプロセッシングユニット」

[ExtremeTech-WSE-1] Hruska, Joel (2019年8月). 「Cerebras Systems、AI向け1.2兆トランジスタ・ウェーハスケール・プロセッサを発表」extremetech.com . 2019年9月6日閲覧。

[NextPlatform-WSE-2] Feldman, Michael (2019年8月). 「機械学習チップがウェハスケール統合で新たな境地を開く」. nextplatform.com . 2019年9月6日閲覧。

[AnandTech-WSE-3] Cutress, Ian (2019年8月). 「Hot Chips 31 Live Blogs: Cerebrasの1.2兆トランジスタディープラーニングプロセッサ」. anandtech.com . 2019年9月6日閲覧。

[WikichipFuse-WSE-4] 「Cerebras Wafer-Scale Engine: Half Square Foot Silicon Chip の概要」WikiChip Fuse 2019年11月16日2019年12月2日閲覧。

[:1-5] エベレット、ジョセフ（2020年8月26日）。「世界最大のCPUには、AI向けに最適化された85万個の7nmコアと2.6兆個のトランジスタが搭載されています」。TechReportArticles。

[m2ultra-6] 「Apple、M2 Ultraを発表」（プレスリリース）。Apple。2023年6月5日。

[Quora-Gustafson-7] 「世界で最も強力なスーパーコンピューターには、いくつのトランジスタが搭載されているのか？」に対するジョン・グスタフソンの回答。Quora 。 2019年8月22日閲覧。

[8] Pires, Francisco (2022年10月5日). 「水ベースのチップはニューラルネットワークやAIにとって画期的な成果となる可能性：ウェットウェアには全く新しい意味が生まれた」. Tom's Hardware . 2022年10月5日閲覧。

[9] デイビッド・ローズ（2018年4月2日）。「13セクスティリオン＆カウント：歴史上最も頻繁に製造された人間の遺物への長く曲がりくねった道」。コンピュータ歴史博物館。

[10] ハンディ、ジム (2014 年 5 月 26 日)。「これまでに出荷されたトランジスタの数はどれくらいか?」Forbes。

[computerhistory1971-11] 「1971年：マイクロプロセッサがCPU機能を1つのチップに統合」。シリコンエンジン。コンピュータ歴史博物館。 2019年9月4日閲覧。

[F-14-12] Holt, Ray. 「世界初のマイクロプロセッサ」。 2016年3月5日閲覧。初の完全統合型チップセットマイクロプロセッサ

[DEC_Alpha-13] “Alpha 21364 - マイクロアーキテクチャ - Compaq - WikiChip”. en.wikichip.org . 2019年9月8日閲覧。

[14] Holt, Ray M. (1998). F14A 中央航空データコンピュータと 1968 年当時の LSI 技術。p. 8。

[15] Holt, Ray M. (2013). 「F14 TomCat MOS-LSIチップセット」。First Microprocessor。2020年11月6日時点のオリジナルよりアーカイブ。 2020年11月6日閲覧。

[tmx_shirriff-17] Ken Shirriff. 「Texas Instruments TMX 1795: (ほぼ) 最初の忘れられたマイクロプロセッサ」 2015 年。

[18] 森亮一;田島宏明;田島守彦;岡田義邦（1977年10月）。「日本のマイクロプロセッサ」。ユーロマイクロのニュースレター。３（４）：５０－７。土井：10.1016/0303-1268(77)90111-0。

[ucom-4-19] "NEC 751 (uCOM-4)". The Antique Chip Collector's Page. 2011年5月25日時点のオリジナルよりアーカイブ。 2010年6月11日閲覧。

[shmj70s-20] 「1970年代: マイクロプロセッサの開発と進化」(PDF)。半導体歴史博物館。 2019年6月27日時点のオリジナル(PDF)からアーカイブ。 2019年6月27日閲覧。

[shmj-1973-toshiba-21] 「1973年：12ビットエンジン制御マイクロプロセッサ（東芝）」（PDF）。半導体歴史博物館。 2019年6月27日時点のオリジナル（PDF）からアーカイブ。 2019年6月27日閲覧。

[23] 「低帯域幅タイムライン - 半導体」。テキサス・インスツルメンツ。 2016年6月22日閲覧。

[25] 「MOS 6502と世界最高のレイアウト担当者」research.swtch.com 2011年1月3日2019年9月3日閲覧。

[27] Shirriff, Ken (2023 年 1 月)。「8086 プロセッサのトランジスタ数を数えることは、想像以上に難しい」。

[28] 「デジタルヒストリー: ZILOG Z8000 (1979年4月)」。OLD-COMPUTERS.COM: The Museum 。 2019年6月19日閲覧。

[29] 「チップの殿堂: Motorola MC68000 マイクロプロセッサ」。IEEE Spectrum。米国電気電子学会。2017 年 6 月 30 日。2019年6 月 19 日閲覧。

[Christiansen-30] マイクロプロセッサ: 1971年から1976年 2013年12月3日アーカイブ、Wayback Machineクリスチャンセン

[31] 「マイクロプロセッサ 1976 ～ 1981」。weber.edu。2013 年 12 月 3 日時点のオリジナルよりアーカイブ。2014 年8 月 9 日閲覧。

[32] 「W65C816S 16ビットコア」www.westerndesigncenter.com . 2017年9月12日閲覧。

[DeMone-33] Demone, Paul (2000 年 11 月 9 日)。「ARM の世界制覇への競争」。リアルワールドテクノロジー。2015年7 月 20 日閲覧。

[34] Hand, Tom. 「Harris RTX 2000 マイクロコントローラ」(PDF) . mpeforth.com . 2014 年8 月 9 日閲覧。

[35] 「Forth チップリスト」。UltraTechnology。2001 年 3 月 15 日。2014年8 月 9 日閲覧。

[36] Koopman, Philip J. (1989)。「4.4 Novix NC4016 のアーキテクチャ」。スタックコンピュータ:新しい波。Ellis Horwood シリーズコンピュータとそのアプリケーション。カーネギーメロン大学。ISBN 978-0745804187. 2014年8月9日閲覧。

[37] 「Fujitsu SPARC」cpu-collection.de . 2019年6月30日閲覧。

[NEC-38] Kimura S, Komoto Y, Yano Y (1988). 「V60/V70 の実装と FRM 機能」. IEEE Micro . 8 (2): 22–36. doi :10.1109/40.527. S2CID 9507994.

[39] “VL2333 - VTI - WikiChip”. en.wikichip.org . 2019年8月31日閲覧。

[40] 稲吉秀、川崎一、西向孝、坂村健 (1988)。「Gmicro/200 の実現」IEEE Micro . 8 (2): 12–21. doi :10.1109/40.526. S2CID 36938046。

[MegaChip-41] Bosshart, P.; Hewes, C.; Mi-Chang Chang; Kwok-Kit Chau; Hoac, C.; Houston, T.; Kalyan, V.; Lusky, S.; Mahant-Shetti, S.; Matzke, D.; Ruparel, K.; Ching-Hao Shaw; Sridhar, T.; Stark, D. (1987 年 10 月)。「553K トランジスタ LISP プロセッサチップ」。IEEE Journal of Solid-State Circuits。22 ( 5): 202–3。doi : 10.1109 /ISSCC.1987.1157084。S2CID 195841103 。

[42] Fahlén, Lennart E.; ストックホルム国際平和研究所 (1987)。「3. 人工知能のハードウェア要件 § Lisp マシン: TI Explorer」。武器と人工知能: 高度なコンピューティングの武器と軍備管理への応用。SIPRI モノグラフシリーズ。オックスフォード大学出版局。p. 57。ISBN 978-0-19-829122-0。

[43] Jouppi, Norman P. ; Tang, Jeffrey YF (1989 年 7 月)。「持続性能とピーク性能の比率が高い 20 MIPS 持続 32 ビット CMOS マイクロプロセッサ」IEEE Journal of Solid-State Circuits . 24 (5): i. Bibcode :1989IJSSC..24.1348J. CiteSeerX 10.1.1.85.988 . doi :10.1109/JSSC.1989.572612. WRL Research Report 89/11。

[44] 「CPU shack ミュージアム」CPUshack.com、2005 年 5 月 15 日。2014年8 月 9 日閲覧。

[i960-45] 「Intel i960 Embedded Microprocessor」。国立高磁場研究所。フロリダ州立大学。2003年3月3日。2003年3月3日時点のオリジナルよりアーカイブ。 2019年6月29日閲覧。

[46] ベンカタサウミ、ラマ（2013）。映画視覚効果のデジタル化：ハリウッドの成熟。ロウマン＆リトルフィールド。p.198。ISBN 9780739176214。

[47] Bakoglu、Grohoski、Montoye。「IBM RISC System/6000 プロセッサ: ハードウェア概要」。IBM J. Research and Development。第 34 巻第 1 号、1990 年 1 月、12-22 ページ。

[48] 「ノマディック時代をリードしたSHマイクロプロセッサ」（PDF）。半導体歴史博物館。 2019年6月27日時点のオリジナル（PDF）よりアーカイブ。 2019年6月27日閲覧。

[49] 「SH2: 民生用アプリケーション向け低電力RISCマイクロ」(PDF)。日立。 2019年5月10日時点のオリジナル(PDF)からアーカイブ。 2019年6月27日閲覧。

[50] 「HARP-1: 120 MHz スーパースカラ PA-RISC プロセッサ」(PDF)。日立。 2016年4月23日時点のオリジナル(PDF)からアーカイブ。 2019年6月19日閲覧。

[51] White および Dhawan、「POWER2: RISC System/6000 ファミリーの次世代」 IBM J. Research and Development、第 38 巻第 5 号、1994 年 9 月、493-502 ページ。

[52] 「ARM7 統計」。Poppyfields.net。1994 年 5 月 27 日。2014年8 月 9 日閲覧。

[53] 「Forth マルチプロセッサチップ MuP21」www.ultratechnology.com 。2019年9 月 6 日閲覧。MuP21には、21 ビットの CPU コア、メモリコプロセッサ、ビデオコプロセッサが搭載されています。

[F21-54] "F21 CPU". www.ultratechnology.com . 2019年9月6日閲覧。F21は、ビデオI/O、アナログI/O、シリアルネットワークI/O、およびパラレルI/Oポートをチップ上で提供します。 F21のトランジスタ数は約15,000個で、MuP21のトランジスタ数は約7,000個です。

[55] 「Ars Technica: PowerPC on Apple: An Architectural History, Part I - Page 2 - (8/2004)」。archive.arstechnica.com 。 2020年8月11日閲覧。

[56] Gary 他 (1994)。「PowerPC 603 マイクロプロセッサ: ポータブルアプリケーション向けの低消費電力設計」COMPCON 94 の議事録。DOI: 10.1109/CMPCON.1994.282894

[57] Slaton 他 (1995)。「PowerPC 603e マイクロプロセッサ: 強化された低消費電力のスーパースカラーマイクロプロセッサ」ICCD '95 国際コンピュータ設計会議議事録。DOI : 10.1109/ICCD.1995.528810

[58] Bowhill, William J. 他 (1995)。「300 MHz 64 ビット第 2 世代 CMOS Alpha CPU の回路実装」。Digital Technical Journal、第 7 巻、第 1 号、pp. 100–118。

[59] 「Intel Pentium Pro 180」。hw-museum.cz。2015年2月20日。 2019年9月8日閲覧。

[60] 「PC Guide Intel Pentium Pro ("P6")」。PCGuide.com。2001年4月17日。2001年4月14日時点のオリジナルよりアーカイブ。 2014年8月9日閲覧。

[61] Gaddis, N.; Lotz, J. (1996 年 11 月). 「64 ビット 4 チャネル CMOS RISC マイクロプロセッサ」. IEEE Journal of Solid-State Circuits 31 (11): pp. 1697–1702.

[62] Bouchard, Gregg. 「0.35 μm Alpha 21164 マイクロプロセッサの設計目標」IEEE Hot Chips シンポジウム、1996 年 8 月、IEEE Computer Society。

[63] Ulf Samuelsson。「一般的な uC のトランジスタ数は？」www.embeddedrelated.com。2019年9 月 8 日閲覧。記憶が正しければ、AVR コアは 12,000 ゲート、megaAVR コアは 20,000 ゲートです。各ゲートは 4 つのトランジスタです。メモリがかなり多く使用されるため、チップはかなり大きくなります。

[64] Gronowski, Paul E. 他 (1998 年 5 月)。「高性能マイクロプロセッサ設計」IEEE Journal of Solid-State Circuits 33 (5): pp. 676–686。

[65] 中川則夫、荒川文夫（1999年4月）。「エンターテインメントシステムと高性能プロセッサSH-4」（PDF）。日立評論。48 （2）：58–63 。 2023年3月18日閲覧。

[66] Nishii, O.; Arakawa, F.; Ishibashi, K.; Nakano, S.; Shimura, T.; Suzuki, K.; Tachibana, M.; Totsuka, Y.; Tsunoda, T.; Uchiyama, K.; Yamada, T.; Hattori, T.; Maejima, H.; Nakagawa, N.; Narita, S.; Seki, M.; Shimazaki, Y.; Satomura, R.; Takasuga, T.; Hasegawa, A. (1998). 「グラフィック演算ユニットを備えた 200 MHZ 1.2 W 1.4 GFLOPS マイクロプロセッサ」. 1998 IEEE International Solid-State Circuits Conference. Digest of Technical Papers, ISSCC. 初版 (Cat. No. 98CH36156) . IEEE . pp. 18.1-1 - 18.1-11.土井：10.1109/ISSCC.1998.672469。ISBN 0-7803-4344-1. S2CID 45392734 . 2023年3月17日閲覧。

[Diefendorff-67] Diefendorff, Keith (1999年4月19日). 「Sony's Emotionally Charged Chip: Killer Floating-Point "Emotion Engine" To Power PlayStation 2000」(PDF) . Microprocessor Report . 13 (5). S2CID 29649747. 2019年2月28日時点のオリジナル(PDF)からアーカイブ。 2019年6月19日閲覧。

[hennessy-68] ヘネシー、ジョン L. ;パターソン、デビッド A. (2002 年 5 月 29 日)。コンピュータアーキテクチャ: 定量的アプローチ (第 3 版)。モーガンカウフマン。p. 491。ISBN 978-0-08-050252-6. 2013年4月9日閲覧。

[pcper2005-69] 「NVIDIA GeForce 7800 GTX GPU レビュー」。PC Perspective。2005年6月22日。 2019年6月18日閲覧。

[70] 安藤博司;吉田裕也;井上明；杉山、私。浅川哲也；森田和也；牟田、T.オトクラムダ、T.オカダ、S.山下博司;佐津川裕也；今本明；ヤマシタ、R.杉山洋 (2003). 「1.3GHzの第5世代SPARC64マイクロプロセッサ」。第 40 回年次設計自動化会議の議事録。デザインオートメーションカンファレンス。 702–705ページ。土井：10.1145/775832.776010。ISBN 1-58113-688-9。

[71] Krewell, Kevin (2002 年 10 月 21 日)。「富士通の SPARC64 V は本物」。マイクロプロセッサレポート。

[72] 「Intel Pentium M プロセッサ 1.60 GHZ、1M キャッシュ、400 MHZ FSB 製品仕様」。

[73] 「EE+GS」。PS2 Dev Wiki。

[74] 「ソニーマーケティング（日本）が2003年末に「PSX」DESR-5000およびDESR-7000の発売を発表」（プレスリリース）。ソニー。2003年11月27日。

[75] 「プレイステーションのコアで使用されているエモーションエンジンとグラフィックスシンセサイザーが1つのチップに統合される」(PDF)。ソニー。2003年4月21日。 2023年3月19日閲覧。

[76] 「Sony PSXの90nm CPUは『90nmではない』」The Register。2004年1月30日。

[77] 「Semi Insights、PSX チップの「90nm ではない」という説明を支持」EE Times 2004 年 2 月 5 日。

[78] 「Intel Pentium M プロセッサ 760 (2M キャッシュ、2.00A GHZ、533 MHZ FSB) 製品仕様」。

[79] 富士通株式会社(2004 年 8 月). UNIX サーバー向け SPARC64 V プロセッサ.

[80] 「A Glimpse Inside The Cell Processor」Gamasutra 2006年7月13日。 2019年6月19日閲覧。

[81] 「Intel Pentium D プロセッサー 920」。Intel 。 2023年1月5日閲覧。

[82] 「プレスキット — デュアルコア Intel Itanium プロセッサ」。Intel 。2014 年8 月 9 日閲覧。

[tomshardware.com-83] Toepelt, Bert (2009 年 1 月 8 日)。「AMD Phenom II X4: 45nm ベンチマーク - Phenom II と AMD の Dragon プラットフォーム」。TomsHardware.com。2014年8 月 9 日閲覧。

[84] 「ARM (Advanced RISC Machines) プロセッサ」。EngineersGarage.com。2014年8 月 9 日閲覧。

[panasonic2007-85] 「パナソニック、新世代UniPhierシステムLSIの販売を開始」パナソニック2007年10月10日2019年7月2日閲覧。

[86] 「SPARC64 VI 拡張機能」56 ページ、富士通株式会社、リリース 1.3、2007 年 3 月 27 日

[87] Morgan, Timothy Prickett (2008 年 7 月 17 日)。「富士通とサンが新しい Sparc サーバーラインナップで Quad を披露」。The Unix Guardian、第 8 巻、第 27 号。

[88] Takumi Maruyama (2009). SPARC64 VIIIfx: Fujitsu's New Generation Octo Core Processor for PETA Scale computing (PDF) . Proceedings of Hot Chips 21. IEEE Computer Society. オリジナル(PDF)から2010年10月8日時点のアーカイブ。 2019年6月30日閲覧。

[89] 「Intel Atom N450の仕様」。Intel 。 2023年6月8日閲覧。

[90] 「Intel Atom D510の仕様」。Intel 。 2023年6月8日閲覧。

[91] Stokes, Jon (2010 年 2 月 10 日)。「Sun の 10 億トランジスタ、16 コア Niagara 3 プロセッサ」。ArsTechnica.com。2014年8 月 9 日閲覧。

[92] 「IBM、世界最速のマイクロプロセッサーを出荷へ」。IBM。2010年9月1日。2010年9月5日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。

[93] 「Intel、20億個のトランジスタを搭載した初のコンピュータチップを納入へ」AFP、2008年2月5日。2011年5月20日時点のオリジナルよりアーカイブ。 2008年2月5日閲覧。

[94] 「Intel、Intel Xeon 'Nehalem-EX' プロセッサをプレビュー」 2009 年 5 月 26 日。2009 年 5 月 28 日に閲覧。

[fujitsu-s64ixfx-95] Morgan, Timothy Prickett (2011 年 11 月 21 日)、「Fujitsu parades 16-core Sparc64 super stunner」、The Register 、 2011 年12 月 8 日閲覧

[96] Angelini, Chris (2011年11月14日). 「Intel Core i7-3960X レビュー: Sandy Bridge-E と X79 Express」. TomsHardware.com . 2014年8月9日閲覧。

[97] 「IDF2012 マーク・ボーア、インテルシニアフェロー」(PDF)。

[98] 「SPARC64のイメージ」(PDF) . fujitsu.com . 2017年8月29日閲覧。

[anandtech.com-99] 「Intel の Atom アーキテクチャ: 旅の始まり」 AnandTech 。2010年4 月 4 日閲覧。

[100] 「Intel Xeon Phi SE10X」。TechPowerUp 。 2015年7月20日閲覧。

[anandtech-101] Shimpi, Lal. 「Haswellレビュー：Intel Core i7-4770Kとi5-4670Kのテスト」。anandtech 。 2014年11月20日閲覧。

[102] 「Dimmick, Frank (2014 年 8 月 29 日)。『Intel Core i7 5960X Extreme Edition レビュー』。Overclockers Club。2014年8 月 29 日閲覧。

[103] 「Apple A8X」。NotebookCheck 。 2015年7月20日閲覧。

[104] 「Intel、15コアのXeon E7 v2を準備中」 AnandTech 2014年8月9日閲覧。

[pcper-105] 「Intel Xeon E5-2600 v3 プロセッサの概要: Haswell-EP 最大 18 コア」。pcper。2014年 9 月 8 日。2015 年1 月 29 日閲覧。

[techreport-106] 「Intel の Broadwell-U が 15W、28W モバイルプロセッサに搭載」。TechReport。2015 年 1 月 5 日。2015年1 月 5 日閲覧。

[107] 「Oracle、Sparc M7チップでコア数を32に増加」2014年8月13日。

[108] 「Broadwell-E: Intel Core i7-6950X、6900K、6850K、6800K レビュー」。Tom 's Hardware。2016年5月30日。 2017年4月12日閲覧。

[109] 「Broadwell-E レビュー」。PC Gamer。2016年7月8日。 2017年4月12日閲覧。

[110] 「HUAWEI、AIユニット、55億個のトランジスタ、1.2GBPSのLTE速度を備えたKIRIN 970 SOCをIFA 2017で発表」firstpost.com。2017年9月1日。 2018年11月18日閲覧。

[111] 「Broadwell-EP アーキテクチャ - Intel Xeon E5-2600 v4 Broadwell-EP レビュー」。Tom 's Hardware。2016年 3 月 31 日。2016年4 月 4 日閲覧。

[112] 「ZipCPUについて」。zipcpu.com 。 2019年9月10日閲覧。2016年のORCONF時点では、ZipCPUは構成に応じて1286〜4926個の6-LUTを使用していました。

[113] 「Qualcomm Snapdragon 835 (8998)」。NotebookCheck 。 2017年9月23日閲覧。

[114] Takahashi, Dean (2017年1月3日). 「QualcommのSnapdragon 835は30億個のトランジスタと10nm製造プロセスでデビューします」。VentureBeat。

[115] Singh, Teja (2017). 「3.2 Zen: 次世代の高性能 x86 コア」. Proc. IEEE International Solid-State Circuits Conference . pp. 52–54.

[Anand_zen_announcement-116] 愛人、イアン (2017 年 2 月 22 日)。「AMD、Zenを発表」。アナンドテック.com 。2017 年2 月 22 日に取得。

[117] 「Ryzen 5 1600 - AMD」Wikichip.org 2018年4月20日2018年12月9日閲覧。

[118] “キリン 970 – HiSilicon”.ウィキチップ。 2018 年 3 月 1 日。2018 年11 月 8 日に取得。

[:0-119] リチャード・リードベター（2017年4月6日）。「次期Xboxの内部：プロジェクト・スコーピオの技術が明らかに」Eurogamer 。 2017年5月3日閲覧。

[120] 「Intel Xeon Platinum 8180」。TechPowerUp。2018年12月1日。 2018年12月2日閲覧。

[121] Pellerano, Stefano (2022年3月2日). 「スケーリングと統合の力を活用する回路設計（ISSCC 2022）」. YouTube .

[122] Lee, Y. 「SiFive Freedom SoCs : 業界初のオープンソースRISC Vチップ」(PDF)。HotChips 29 IOT/Embedded 。 2020年8月9日時点のオリジナル(PDF)からアーカイブ。2019年6月19日閲覧。

[123] 「富士通の文書」（PDF） . fujitsu.com . 2017年8月29日閲覧。

[124] シュメラー、カイ (2018 年 11 月 5 日)。「iPad Pro 2018: A12X-Prozessor beetet deutlich mehr Leistung」。ZDNet.de (ドイツ語)。

[125] 「Qualcomm Datacenter Technologies、Qualcomm Centriq 2400 の商用出荷を発表。これは世界初の 10nm サーバープロセッサであり、これまで設計された中で最も高性能な Arm ベースのサーバープロセッサファミリです」。Qualcomm。2017年11 月 9 日閲覧。

[126] 「Qualcomm Snapdragon 1000 ノート PC 向け、85 億個のトランジスタを搭載」Techradar 2017 年9 月 23 日閲覧。

[127] 「発見：Qualcomm Snapdragon 8cx ウェーハ 7nm」 AnandTech 2018年12月6日閲覧。

[128] 「HiSilicon Kirin 710」。Notebookcheck。2018年9月19日。 2018年11月24日閲覧。

[TechInsights-iPhoneXSmax-129] Yang, Daniel; Wegner, Stacy (2018年9月21日). 「Apple iPhone Xs Max Teardown」. TechInsights . 2018年9月21日閲覧。

[130] 「AppleのA12 Bionicは初の7ナノメートルスマートフォンチップ」Engadget 。 2018年9月26日閲覧。

[131] “キリン 980 – HiSilicon”.ウィキチップ。 2018 年 11 月 8 日。2018 年11 月 8 日に取得。

[132] 「Qualcomm Snapdragon 8180: 85億個のトランジスタを搭載した7nm SoC SDM1000がApple A12 Bionicチップセットに挑む」 dailyhunt . 2018年9月21日閲覧。

[133] Zafar, Ramish (2018 年 10 月 30 日)。「Apple の A12X は 100 億個のトランジスタ、90% のパフォーマンス向上、7 コア GPU を搭載」。Wccftech。

[134] 「富士通、最強のARMプロセッサA64FXで日本初の数十億の超計算処理を実現」firstxw.com 2019年4月16日。2019年6月20日時点のオリジナルよりアーカイブ。 2019年6月19日閲覧。

[135] 「富士通、窒化ガリウムトランジスタの出力を3倍にすることに成功」富士通2018年8月22日2019年6月19日閲覧。

[136] 「Hot Chips 30: Nvidia Xavier SoC」. fuse.wikichip.org . 2018年9月18日. 2018年12月6日閲覧。

[137] Frumusanu, Andrei. 「Samsung Galaxy S10+ Snapdragon & Exynosレビュー：ほぼ完璧だが、欠陥も多々ある」www.anandtech.com 。 2021年2月19日閲覧。

[zen2-138] 「Zen 2 マイクロアーキテクチャ」。WikiChip 。 2023年2月21日閲覧。

[139] 「AMD Ryzen 9 3900X および Ryzen 7 3700X レビュー: Zen 2 および 7nm の解放」。Tom 's Hardware。2019年 7 月 7 日。2019年10 月 19 日閲覧。

[141] Frumusanu、Andrei。「Huawei Mate 30 Proレビュー：Googleなしのトップハードウェア？」AnandTech 。 2020年1月2日閲覧。

[142] Zafar, Ramish (2019年9月10日). 「iPhone 11用Apple A13には85億個のトランジスタとクアッドコアGPUが搭載されている」Wccftech . 2019年9月11日閲覧。

[143] Phone 11 Pro の紹介 — Apple Youtube ビデオ、2019 年9 月 11 日閲覧^{[ YouTube リンク切れ]}

[144] 「Hot Chips 2020 ライブブログ: IBM z15」。AnandTech 。 2020年8月17日。

[Zen2_THW-145] Broekhuijsen, Niels (2019年10月23日). 「AMDの64コアEPYCおよびRyzen CPUの詳細: 詳細な内部情報」。2019年10月24日閲覧。

[Zen2_wcftech-146] Mujtaba, Hassan (2019年10月22日). 「AMD 2nd Gen EPYC Romeプロセッサは395億4千万個の巨大なトランジスタを搭載、IOダイの詳細画像」。 2019年10月24日閲覧。

[147] フリードマン、アラン（2019年12月14日）。「5nm Kirin 1020 SoC、来年のHuawei Mate 40シリーズに搭載か」。Phone Arena 。2019年12月23日閲覧。

[148] Verheyde, Arne (2019年12月5日). 「Amazonが64コアのARM Graviton2をIntelのXeonと比較」. Tom's Hardware . 2019年12月6日閲覧。

[149] Morgan, Timothy Prickett (2019 年 12 月 3 日)。「ついに AWS がサーバーに真の弾みを与える」。The Next Platform。2019年12 月 6 日閲覧。

[150] フリードマン、アラン（2019年10月10日）。「クアルコムは来月にもSnapdragon 865 SoCを発表すると報じられている」。Phone Arena 。 2021年2月19日閲覧。

[151] 「Xiaomi Mi 10 分解分析 | TechInsights」www.techinsights.com . 2021年2月19日閲覧。

[152] 「The Linley Group - TI Jacinto がレベル 3 ADAS を加速」www.linleygroup.com 。2021年2 月 12 日閲覧。

[153] 「Apple、CPUが40%高速化、トランジスタ数118億個を誇るA14 Bionicプロセッサを発表」Venturebeat 2020年11月10日2020年11月24日閲覧。

[154] 「Apple、新型ArmベースのM1チップは『Mac史上最長のバッテリー寿命』を実現」The Verge 2020年11月10日2020年11月11日閲覧。

[155] Ikoba, Jed John (2020年10月23日). 「複数のベンチマークテストで、Kirin 9000はこれまでで最も強力なチップセットの1つにランク付けされています」Gizmochina . 2020年11月14日閲覧。

[156] Frumusanu、Andrei。「HuaweiがMate 40シリーズを発表：153億個のトランジスタ、5nm Kirin 9000を搭載」。www.anandtech.com 。 2020年11月14日閲覧。

[zen3-157] Burd, Thomas (2022). 「2.7 Zen3: AMD 2nd-Generation 7nm x86-64 Microprocessor Core」. Proc. IEEE International Solid-State Circuits Conference . pp. 54–56.

[158] 「インテルは長らく、チップ内のトランジスタ数を再び公表した。Rocket Lake-Sでは約60億個、Coffee Lake-Sでは約40億個になる予定だ。8コアのチップは、10コアの前身よりも約30％大きい」。twitter 。 2021年3月16日閲覧。

[159] 「IntelのCore i7-11700K「Rocket Lake」が廃止：大きなダイが明らかに」tomshardware 2021年3月12日2021年3月16日閲覧。

[160] 「Intelの14nm密度」www.techcenturion.com 2019年11月26日2019年11月26日閲覧。

[161] 「AMD Ryzen 7 5800H 仕様」。TechPowerUp 。 2021年9月20日閲覧。

[162] 「AMD Epyc 7763 仕様」。2023年8月。

[163] シャンクランド、スティーブン。「AppleのA15 Bionicチップは、150億個のトランジスタ、新しいグラフィックス、AIを搭載してiPhone 13を動かす」CNET 。 2021年9月20日閲覧。

[164] “Apple iPhone 13 Pro 分解 | TechInsights”. www.techinsights.com . 2021年9月29日閲覧。

[VentureBeat_M1_Pro_and_Max-165] 「Apple、最新のMacBook Proノートパソコン向けにM1 ProおよびM1 Maxチップを発表」。VentureBeat 。 2021年10月18日。

[AnandTech_M1_Pro_and_Max-166] 「AppleがM1 ProとM1 Maxを発表：オールアウトパフォーマンスを備えた巨大な新しいArm SoC」AnanadTech 。 2021年12月2日閲覧。

[BBC_M1_Pro_and_Max-167] 「Apple、不足の中、新型コンピュータチップを発表」BBCニュース。2021年10月19日。

[m1_max_die_TI-168] 「Apple、M1 Ultraで3Dファブリックポートフォリオに参入か？」TechInsights 。 2022年7月8日閲覧。

[169] 「Hot Chips 2020 ライブブログ」AnandTech 2020年8月17日。

[170] ^ 「 MediaTek Dimensity 9000を搭載したPhantom X2シリーズ5G」。Mediatek 。2022年12月12日。

[171] 「MediaTek Dimensity 9000」。Mediatek。2023年1月21日。

[172] 「Apple A16 Bionic、iPhone 14 ProとiPhone 14 Pro Max向けに発表」。NotebookCheck。2022年9月7日。

[173] 「iPhone 14 ProとPro Maxのみ新型A16チップを搭載」CNET 2022年9月7日。

[174] 「Apple 2022年秋のiPhoneイベントライブブログ」。AnandTech 。 2022年9月7日。

[Apple_M1_Ultra-175] 「Apple、パーソナルコンピュータ向け世界最強チップM1 Ultraを発表」Apple Newsroom 2022年3月9日閲覧。

[CNET_M1_Ultra-176] シャンクランド、スティーブン。「新型Mac Studioマシンの頭脳、Appleの巨大な20コアM1 Ultraプロセッサを紹介」CNET 。 2022年3月9日閲覧。

[milanx_at-177] 「AMDがMilan-X CPUをリリース」。AnandTech 。 2022年3月21日。

[178] 「IBM Telum Hot Chips スライドデッキ」(PDF) 2021 年 8 月 23 日。

[179] 「IBM z16 発表」。2022 年 4 月 5 日。

[180] 「Apple、M1の画期的なパフォーマンスと機能をさらに進化させたM2を発表」Apple 2022年6月6日。

[181] 「MediaTek Dimensity 9200: TSMC N4PノードをベースにしたARM Cortex-X3 CPUとImmortalis-G715 GPUコアを搭載した新フラッグシップチップセットがデビュー」。NotebookCheck。2022年11月8日。

[182] 「Dimensity 9200の仕様」。Mediatek。2022年11月8日。

[183] 「Dimensity 9200 プレゼンテーション」。Mediatek 2022年11月8日。

[184] 「AMD EPYC Genoa が Intel Xeon を驚異的な差で破る」ServeTheHome 2022年11月10日。

[185] 「AMDは2035年までにゼタフロップスの壁を破ることを目指し、効率性の問題を解決する次世代計画を発表」。Appuals 。 2023年2月21日。

[186] 「AMDがゼタスケールコンピューティングへの道筋を描く：CPUとGPUのパフォーマンス、効率の傾向、次世代チップレットパッケージなどについて語る」WCCFtech 2023年2月20日。

[187] 「AMD EPYC Genoa & SP5プラットフォームがリーク – 5nm Zen 4 CCDは約72mm、12 CCDパッケージは5428mm2、ソケットピーク電力は最大700W」。WCCFtech 。 2021年8月17日。

[188] 「AMD Epyc Genoaのドキュメントがリーク、96コア、最大TDP700W、Zen 4チップレットの寸法を明らかに」HardwareTimes . 2021年8月17日。

[189] 「Kirin 9000SはKirin 9000よりもトランジスタ数が約60億少ないのに、性能は向上！どうやって実現したのか？」iNews . 2023年9月13日. 2023年9月24日閲覧。

[anandtech.com2024-190] 「AppleがM4 SoCを発表：2024年iPad Proで最新かつ最高のスタート」Anandtech 2024年5月7日。

[arstechnica.com-191] 「AppleがM3、M3 Pro、M3 Maxから始まる新しいM3チップラインナップを発表」Arstechnica .2023年10月31日。

[192] ゴールドマン、ジョシュア。「Apple A17 Proチップ：iPhone 15 Pro、Pro Maxに搭載された新しい頭脳」。CNET 。 2023年9月12日閲覧。

[193] 「第4世代Intel XeonスケーラブルSapphire Rapidsが飛躍的に進歩」ServeTheHome . 2023年1月10日。

[194] “Wie vier Dies zu einem "monolithischen" Sapphire Rapids werden".ハードウェアLUXX。 2022 年 2 月 21 日。

[m2promax-195] 「 Apple、次世代ワークフロー向け次世代チップ、M2 ProとM2 Maxを発表」。Apple （プレスリリース）。2023年1月17日。

[196] 「AMD EPYC Bergamo がソケットあたり128コア、1Uあたり1024スレッドで発売」ServeTheHome 2023年6月13日。

[197] 「AMD Instinct MI300A アクセラレーター」。AMD 。 2024年1月14日閲覧。

[198] Alcorn, Paul (2023年12月6日). 「AMDがInstinct MI300X GPUとMI300A APUを発表、Nvidiaの競合GPUに対して最大1.6倍のリードを主張」. Tom's Hardware . 2024年1月14日閲覧。

[199] ウィリアムズ、クリス。「NvidiaのTesla P100は150億個のトランジスタ、21TFLOPSを搭載」。www.theregister.co.uk 。 2019年8月12日閲覧。

[200] 「有名なグラフィックスチップ: NEC μPD7220 グラフィックスディスプレイコントローラー」。IEEE Computer Society。米国電気電子学会。2018 年 8 月 22 日。2019年6 月 21 日閲覧。

[201] 「GPUの歴史: 日立ARTC HD63484。2番目のグラフィックスプロセッサ」。IEEE Computer Society。米国電気電子学会。2018年10月7日。 2019年6月21日閲覧。

[202] 「Amiga ハードウェア大全」。

[203] MOSテクノロジーAgnus.ISBN 5511916846。

[klingerphotography-204] 「30 Years of Console Gaming」Klinger Photography 2017年8月20日2019年6月19日閲覧。

[205] 「セガサターン」。MAME 。 2019年7月18日閲覧。

[206] 「ASICチップは業界のゲーム勝者」ワシントンポスト。1995年9月18日。 2019年6月19日閲覧。

[207] 「GPU の名前を変更する時期が来たか?」Jon Peddie Research。IEEE Computer Society。 2018 年 7 月 9 日。 2019 年6 月 19 日閲覧。

[patpend-208] 「FastForward Sony、PlayStation ビデオゲーム CPU チップに LSI ロジックを採用」FastForward . 2014 年1 月 29 日閲覧。

[rcp-209] 「Reality Co-Processor − The Power In Nintendo64」（PDF）。Silicon Graphics 。1997年8月26日。 2020年5月19日時点のオリジナル（PDF）よりアーカイブ。 2019年6月18日閲覧。

[210] 「Imagination PowerVR PCX2 GPU」。VideoCardz.net 。 2019年6月19日閲覧。

[pcgamer-211] Lilly, Paul (2009年5月19日). 「From Voodoo to GeForce: The Awesome History of 3D Graphics」. PC Gamer . 2019年6月19日閲覧。

[vintage3d-212] qrstu vwxyz aa ab ac ad ae af ag ah ai aj ak al am 「3D アクセラレータデータベース」。Vintage 3D。2019年7 月 21 日閲覧。

[213] 「RIVA128 データシート」。SGS Thomson Microelectronics 。 2019年7月21日閲覧。

[techspot-214] Singer, Graham (2013 年 4 月 3 日)。「現代のグラフィックスプロセッサの歴史、パート 2」。TechSpot。2019年7 月 21 日閲覧。

[bit-tech-215] 「セガドリームキャストを思い出す」Bit-Tech 2009年9月29日。 2019年6月18日閲覧。

[216] Weinberg, Neil (1998年9月7日). 「カムバック・キッド」. Forbes . 2019年6月19日閲覧。

[217] Charles, Bertie (1998). 「セガの新次元」. Forbes . 162 (5–9). Forbes Incorporated: 206. 0.25ミクロンの精度でエッチングされたチップは、グラフィックプロセッサとしては最先端のもので、1000万個のトランジスタを搭載している。

[Unified-218] 萩原史朗、イアン・オリバー（1999年11月～12月）。「セガドリームキャスト：統一されたエンターテインメントの世界の創造」。IEEE Micro。19（6）。IEEEコンピュータ協会： 29～35。doi ：10.1109/40.809375。2000年8月23日時点のオリジナルよりアーカイブ。 2019年6月27日閲覧。

[219] 「VideoLogic Neon 250 4MB」。VideoCardz.net 。 2019年6月19日閲覧。

[220] シンピ、アナンド・ラル (1998 年 11 月 21 日)。「秋のコムデックス 98 取材」。アナンドテック。2019 年6 月 19 日に取得。

[sony2003-221] 「プレイステーションのコアで使用されていたエモーションエンジンとグラフィックスシンセサイザーが1つのチップに」(PDF)。ソニー。2003年4月21日。 2019年6月26日閲覧。

[222] 「NVIDIA NV10 A3 GPU 仕様」。TechPowerUp 。 2019年6月19日閲覧。

[223] IGN スタッフ (2000 年 11 月 4 日). 「Gamecube Versus PlayStation 2」. IGN . 2015 年11 月 22 日閲覧。

[224] 「NVIDIA NV2A GPU 仕様」。TechPowerUp。2019年7 月 21 日閲覧。

[225] 「ATI Xenos GPU 仕様」。TechPowerUp。2019年6 月 21 日閲覧。

[226] ^ International、GamesIndustry (2005 年 7 月 14 日)。「TSMC がX360 GPU を製造」。Eurogamer。2006年8 月 22 日閲覧。

[227] 「NVIDIA Playstation 3 RSX 65nm 仕様」。TechPowerUp 。 2019年6月21日閲覧。

[shrink_plan-228] 「PS3 グラフィックチップ、秋に 65nm へ」。Edge Online。2008 年 6 月 26 日。2008 年 7 月 25 日時点のオリジナルよりアーカイブ。

[229] 「NVIDIA の 14 億トランジスタ GPU: GT200 が GeForce GTX 280 および 260 として登場」 AnandTech.com 。2014年8 月 9 日閲覧。

[230] 「Radeon HD 4850 & 4870: AMDが199ドルと299ドルで勝利」 AnandTech.com 。 2014年8月9日閲覧。

[autogenerated1-231] Glaskowsky, Peter. 「ATI and Nvidia face off-obliquely」. CNET. 2012年1月27日時点のオリジナルよりアーカイブ。2014年8月9日閲覧。

[232] Woligroski, Don (2011年12月22日). 「AMD Radeon HD 7970」. TomsHardware.com . 2014年8月9日閲覧。

[NK_1-233] 「NVIDIA Kepler GK110 アーキテクチャ」(PDF) . NVIDIA . 2012 . 2024 年1 月 9 日閲覧。

[234] スミス、ライアン (2012 年 11 月 12 日)。「NVIDIA が Tesla K20 と K20X を発売: ついに GK110 が登場」。AnandTech。

[235] 「ホワイトペーパー: NVIDIA GeForce GTX 680」(PDF) 。NVIDIA。2012年。2012年4月17日時点のオリジナル(PDF)からアーカイブ。

[Xbox-Transistors-236] Kan, Michael (2020年8月18日). 「Xbox Series Xはチップ製造コストが高いため、財布に負担をかける可能性がある」PCMag . 2020年9月5日閲覧。

[237] 「AMD Xbox One GPU」。www.techpowerup.com 。 2020年2月5日閲覧。

[238] 「AMD PlayStation 4 GPU」。www.techpowerup.com 。 2020年2月5日閲覧。

[239] 「AMD Xbox One S GPU」。www.techpowerup.com 。 2020年2月5日閲覧。

[240] 「AMD PlayStation 4 Pro GPU」。www.techpowerup.com 。 2020年2月5日閲覧。

[241] ライアン・スミス（2016年6月29日）「AMD RX 480プレビュー」Anandtech.com。2017年2月22日閲覧。

[gf-samsung-242] Schor, David (2018年7月22日). 「VLSI 2018: GlobalFoundries 12nm Leading-Performance、12LP」. WikiChip Fuse . 2019年5月31日閲覧。

[243] Harris, Mark (2016 年 4 月 5 日)。「Inside Pascal: NVIDIA の最新コンピューティングプラットフォーム」。Nvidia開発者ブログ。

[pascal_tpu-244] 「GPUデータベース：Pascal」。TechPowerUp。2023年7月26日。

[245] 「AMD Xbox One X GPU」。www.techpowerup.com 。 2020年2月5日閲覧。

[246] 「Radeon の次世代 Vega アーキテクチャ」(PDF)。

[volta-247] Durant, Luke; Giroux, Olivier; Harris, Mark; Stam, Nick (2017 年 5 月 10 日)。「Inside Volta: The World's Most Advanced Data Center GPU」。Nvidia開発者ブログ。

[248] 「NVIDIA TURING GPU アーキテクチャ: グラフィックス再発明」(PDF) . Nvidia . 2018 . 2019 年6 月 28 日閲覧。

[249] 「NVIDIA GeForce GTX 1650」。www.techpowerup.com 。 2020年2月5日閲覧。

[250] “NVIDIA GeForce GTX 1660 Ti”. www.techpowerup.com 。2020 年2 月 5 日に取得。

[251] 「AMD Radeon RX 5700 XT」。www.techpowerup.com 。 2020年2月5日閲覧。

[252] 「AMD Radeon RX 5500 XT」。www.techpowerup.com 。 2020年2月5日閲覧。

[253] 「AMD Arcturus GPU 仕様」。TechPowerUp 。 2022年11月10日閲覧。

[ga100-254] Walton, Jared (2020年5月14日). 「Nvidiaがデータセンター向けの次世代7nm Ampere A100 GPUを発表、その規模はまさに巨大」Tom's Hardware。

[255] 「Nvidia Ampere アーキテクチャ」www.nvidia.com . 2020 年5 月 15 日閲覧。

[256] 「NVIDIA GA102 GPU 仕様」。Techpowerup 。 2020年9月5日閲覧。

[257] 「『未来への大きな一歩』：NVIDIA CEOがGeForce RTX 30シリーズGPUを発表」www.nvidia.com 2020年9月2020年9月5日閲覧。

[258] 「NVIDIA GA103 GPU 仕様」。TechPowerUp 。 2023年3月21日閲覧。

[259] 「NVIDIA GeForce RTX 3070 仕様」。TechPowerUp 。 2021年9月20日閲覧。

[260] 「NVIDIA GA106の仕様」。TechPowerUp 。 2023年3月22日閲覧。

[261] 「NVIDIA GA107 GPU 仕様」。TechPowerUp 。 2023年3月21日閲覧。

[262] 「MI250X ダイサイズの推定値」。Twitter。2021年11月17日。

[263] 「AMD Instinct MI250 プロフェッショナルグラフィックスカード」。VideoCardz。2022年11 月 2 日。

[264] 「AMDのInstinct MI250X OAMカードの写真：Aldebaranの巨大なダイが明らかに」。Tom 's Hardware。2021年11月17日。

[265] 「HC34でAMD MI250Xとトポロジーが説明される」ServeTheHome。2022年8月22日。

[266] 「NvidiaがHopper H100 GPU、新型DGX、Graceスーパーチップを発表」HPCWire 2022年3月22日2022年3月23日閲覧。

[267] 「NVIDIAがAD102 GPUの詳細を発表、最大18432個のCUDAコア、763億個のトランジスタ、608 mm2」。VideoCardz。2022年9月20日。

[ada103-268] 「NVIDIAがAda 102/103/104 GPUの仕様を確認、AD104はGA102よりもトランジスタ数が多い」。VideoCardz。2022年9月23日。

[ad106-269] 「Nvidia AD106およびAD107 GPUの画像、仕様、ダイサイズが明らかに」。Tom 's Hardware。2023年2月3日。

[270] 「NVIDIA GeForce RTX 4060 Ti「AD106-350」GPUの写真、Samsung GDDR6ダイを使用」。WCCFtech。2023年4月28日。

[271] 「NVIDIA の最小の Ada GPU、AD107-400、GeForce RTX 4060 GPU 用の写真」。WCCFtech。2023年 5 月 21 日。

[272] 「AMD、画期的なAMD RDNA 3アーキテクチャとチップレット設計をベースとした、世界で最も先進的なゲーミンググラフィックカードを発表」AMD（プレスリリース）。2022年11月3日。

[273] 「AMD、999ドルのRadeon RX 7900 XTXを発表...（末尾RX-819）」。TechPowerUp。2022年11月4日。

[274] 「AMD Navi 31 GPU仕様」。TechPowerUp 。 2023年11月7日閲覧。

[275] 「AMD Navi 32 GPU仕様」。TechPowerUp 。 2023年11月7日閲覧。

[276] 「AMD Navi 33 GPU仕様」。TechPowerUp 。 2023年3月21日閲覧。

[277] 「AMD、NvidiaのH100に対抗するGPUを開発」HPCWire 2023年6月13日2023年6月14日閲覧。

[278] 「AMD Aqua Vanjaram 仕様」。TechPowerUp 。 2024年1月14日閲覧。

[279] 「NVIDIA Blackwell プラットフォームが登場し、コンピューティングの新時代を推進」 (プレスリリース)。2024 年 3 月 18 日。

[280] 「台湾企業 UMC が Xilinx に 65nm FPGA を納入」SDA-ASIA 2006 年 11 月 9 日木曜日。

[281] 「Altera の新しい 40nm FPGA — 25 億個のトランジスタ！」pldesignline.com。2010年 6 月 19 日時点のオリジナルよりアーカイブ。2009 年1 月 22 日閲覧。

[282] 「20nm での高密度 SoC FPGA の設計」(PDF) 。2014 年。2016 年 4 月 23 日時点のオリジナル(PDF)からアーカイブ。2017 年7 月 16 日閲覧。

[283] Maxfield, Clive (2011 年 10 月)。「新しい Xilinx Virtex-7 2000T FPGA は 2,000 万個の ASIC ゲートに相当する性能を提供」。EETimes。AspenCore。2019年9月 4 日閲覧。

[284] Greenhill, D.; Ho, R.; Lewis, D.; Schmit, H.; Chan, KH; Tong, A.; Atsatt, S.; How, D.; McElheny, P. (2017 年 2 月)。「3.3 a 14nm 1GHz FPGA with 2.5D transceiver integration」。2017 IEEE International Solid-State Circuits Conference (ISSCC)。pp. 54–55。doi : 10.1109 / ISSCC.2017.7870257。ISBN 978-1-5090-3758-2. S2CID 2135354。

[285] “3.3 A 14nm 1GHz FPGA with 2.5D transceiver integration | DeepDyve”. 2017年5月17日. 2017年5月17日時点のオリジナルよりアーカイブ。 2019年9月19日閲覧。

[286] Santarini, Mike (2014 年 5 月)。「Xilinx が業界初の 20 nm All Programmable デバイスを出荷」(PDF) 。Xcell journal。第 86 号。Xilinx。p . 14。2014年6 月 3 日閲覧。

[287] Gianelli, Silvia (2015 年 1 月)。「ザイリンクスが業界初の 4M ロジックセルデバイスを発表。ASIC ゲート数が 50M 超に相当し、競合製品の 4 倍の容量を実現」www.xilinx.com 。2019年8 月 22 日閲覧。

[289] Sims, Tara (2019 年 8 月)。「Xilinx が 900 万個のシステムロジックセルを搭載した世界最大の FPGA を発表」www.xilinx.com。2019年8 月 22 日閲覧。

[290] Verheyde, Arne (2019 年 8 月). 「Xilinx が 350 億個のトランジスタを搭載した世界最大の FPGA を発表」www.tomshardware.com . 2019 年8 月 23 日閲覧。

[291] Cutress, Ian (2019 年 8 月)。「Xilinx が世界最大の FPGA、900 万セルの Virtex Ultrascale+ VU19P を発表」www.anandtech.com。2019年9 月 25 日閲覧。

[292] Abazovic, Fuad (2019 年 5 月). 「Xilinx 7nm Versal が昨年テープアウト」。2019年9 月 30 日閲覧。

[293] Cutress, Ian (2019 年 8 月)。「Hot Chips 31 ライブブログ: Xilinx Versal AI エンジン」。2019年9 月 30 日閲覧。

[294] Krewell, Kevin (2019年8月). 「Hot Chips 2019が新たなAI戦略をハイライト」. 2019年9月30日閲覧。

[295] Leibson, Steven (2019年11月6日). 「Intel、1020万ロジックエレメントを搭載した世界最高容量のIntel Stratix 10 GX 10M FPGAを発表」2019年11月7日閲覧。

[296] Verheyde, Arne (2019年11月6日). 「Intel、433億個のトランジスタを搭載した世界最大のFPGAを発表」。 2019年11月7日閲覧。

[298] Cutress, Ian (2020 年 8 月). 「Hot Chips 2020 ライブブログ: Xilinx Versal ACAPs」 . 2020 年9 月 9 日閲覧。

[299] 「ザイリンクス、7nm Versal AI コアおよび Versal Prime シリーズデバイスのフル量産出荷を発表」。2021 年 4 月 27 日。2021年5 月 8 日閲覧。

[HC-300] ロバート・デナードの DRAM メモリ history-computer.com

[shmj-mos-301] 「1960年代後半：MOSメモリの始まり」（PDF）。半導体歴史博物館。2019年1月23日。 2019年6月27日閲覧。

[computerhistory1970-302] 「1970年：半導体が磁気コアと競合」。コンピュータ歴史博物館。 2019年6月19日閲覧。

[303] 「2.1.1 フラッシュメモリ」。ウィーン工科大学。 2019年6月20日閲覧。

[304] Shilov, Anton. 「SK Hynixが128層4D NANDの生産を開始、176層も開発中」www.anandtech.com 。 2019年9月16日閲覧。

[305] 「Samsung、100層以上の第6世代V-NANDフラッシュの生産を開始」。PC Perspective。2019年8月11日。 2019年9月16日閲覧。

[computerhistory1966-306] 「1966年：半導体RAMが高速ストレージのニーズに応える」。コンピュータ歴史博物館。2019年6月19日閲覧。

[307] 「東芝「TOSCAL」BC-1411の仕様」。古い電卓ウェブ博物館。2017年7月3日時点のオリジナルよりアーカイブ。2018年5月8日閲覧。

[308] 「東芝「Toscal」BC-1411 デスクトップ電卓」。古い電卓ウェブミュージアム。2007年5月20日時点のオリジナルよりアーカイブ。

[309] Castrucci, Paul (1966 年 5 月 10 日)。「IBM が IC メモリで初めて登場」(PDF)。IBMニュース。第 3 巻、第 9 号。IBM Corporation。2019年6 月 19 日閲覧– Computer History Museum経由。

[Intel-Product-Timeline-310] 「Intel 製品の時系列リスト。製品は日付順に並べられています」(PDF)。Intelミュージアム。Intel Corporation。2005 年 7 月。2007年 8 月 9 日時点のオリジナル(PDF)からアーカイブ。2007 年7 月 31 日閲覧。

[shmj-1970s-sram-311] 「1970年代：SRAMの進化」（PDF）。半導体歴史博物館。 2019年6月27日閲覧。

[Pimbley-312] Pimbley, J. (2012). 先進CMOSプロセステクノロジー。エルゼビア。p. 7。ISBN 9780323156806。

[Intel2003-313] 「Intel: 35年間のイノベーション (1968–2003)」(PDF) 。Intel。2003年。 2021年11月4日時点のオリジナル(PDF)からアーカイブ。2019年6月26日閲覧。

[Lojek-1103-314] Lojek, Bo (2007). 半導体工学の歴史. Springer Science & Business Media . pp. 362–363. ISBN 9783540342588i1103 は、最小 8 μm の 6 マスクシリコンゲート P-MOS プロセスで製造されました。この製品は、メモリセルサイズが 2,400 μm ²、ダイサイズが 10 mm ²弱で、約 21 ドルで販売されました。

[315] 「日本メーカーがDRAM市場に参入し、集積度が向上」（PDF）半導体歴史博物館2019年6月27日閲覧。

[Gealow-316] Gealow, Jeffrey Carl (1990 年 8 月 10 日)。「処理技術が DRAM センスアンプ設計に与える影響」(PDF)。マサチューセッツ工科大学。pp . 149–166。2019年6 月 25 日に取得– CORE経由。

[317] 「シリコンゲートMOS 2102A」。Intel 。 2019年6月27日閲覧。

[318] 「最も成功した16KダイナミックRAMの1つ：4116」。国立アメリカ歴史博物館。スミソニアン協会。 2019年6月20日閲覧。

[319] コンポーネントデータカタログ(PDF) . Intel . 1978年. pp. 3–94 . 2019年6月27日閲覧。

[stol-320] qrst 「メモリ」。STOL （Semiconductor Technology Online）。2023年11月2日時点のオリジナルよりアーカイブ。2019年6月25日閲覧。

[321] 「ICテクノロジーの最先端：初の294,912ビット（288K）ダイナミックRAM」。国立アメリカ歴史博物館。スミソニアン協会。2019年6月20日閲覧。

[322] 「1984年のコンピュータの歴史」。Computer Hope 。2019年6月25日閲覧。

[323] 「Japanese Technical Abstracts」。Japanese Technical Abstracts . 2 (3–4)。University Microfilms: 161。1987年。1984年に1M DRAMが発表され、メガバイトの時代が始まりました。

[324] 「KM48SL2000-7 データシート」。Samsung。1992年8月。 2019年6月19日閲覧。

[325] 「Electronic Design」。Electronic Design 41 ( 15–21)。Hayden Publishing Company。1993 年。最初の商用同期 DRAM である Samsung 16 メガビット KM48SL2000 は、システム設計者が非同期システムから同期システムに簡単に移行できるシングルバンクアーキテクチャを採用しています。

[HB19950109-326] ギガビットの壁を破り、ISSCC の DRAM はシステム設計に大きな影響を及ぼす前兆となる。(ダイナミックランダムアクセスメモリ、国際固体回路会議、日立製作所と NEC の研究開発)、1995 年 1 月 9 日

[smithsonian-japan-327] 「Japanese Company Profiles」（PDF） .スミソニアン協会. 1996年. 2019年6月27日閲覧。

[hynix90s-328] “History: 1990年代”. SK Hynix . 2021年2月5日時点のオリジナルよりアーカイブ。2019年7月6日閲覧。

[329] 「Samsung 50nm 2GB DDR3チップは業界最小」SlashGear 2008年9月29日。 2019年6月25日閲覧。

[330] Shilov, Anton (2017年7月19日). 「Samsung、需要増加により8GB HBM2チップの生産量を増加」AnandTech . 2019年6月29日閲覧。

[331] “Samsung Unleashes a Roomy DDR4 256GB RAM”. Tom's Hardware . 2018年9月6日. 2019年6月21日時点のオリジナルよりアーカイブ。 2019年6月21日閲覧。

[332] 「初の 3D ナノチューブおよび RRAM IC がファウンドリから出荷」IEEE Spectrum: テクノロジー、エンジニアリング、および科学ニュース。2019 年 7 月 19 日。2019年9 月 16 日閲覧。このウェハーは先週の金曜日に製造されたばかりで、ファウンドリ内で製造された初のモノリシック 3D IC です。

[333] 「3次元モノリシックシステムオンチップ」www.darpa.mil . 2019年9月16日閲覧。

[334] 「DARPA 3DSoCイニシアチブが1年目を終了、ERIサミットでSkyWaterの200mm米国ファウンドリへの技術移転に向けた重要なステップの進捗状況が報告」Skywater Technology Foundry（プレスリリース）。2019年7月25日。 2019年9月16日閲覧。

[335] 「DD28F032SA データシート」。Intel 。2019年6 月 27 日閲覧。

[336] 「東芝、書き込み/消去速度性能の向上のために大きなブロックサイズを備えた 0.13 ミクロン 1Gb モノリシック NAND を発表」。東芝。2002 年 9 月 9 日。2006 年 3 月 11 日時点のオリジナルよりアーカイブ。2006 年3 月 11 日閲覧。

[337] 「東芝とサンディスクが1ギガビットNANDフラッシュメモリチップを発表、将来のフラッシュ製品の容量を2倍に」東芝. 2001年11月12日. 2019年6月20日閲覧。

[samsung2000s-338] 「2000年から2009年までの私たちの誇りある伝統」。サムスン半導体。サムスン。 2019年6月25日閲覧。

[339] 「東芝、1ギガバイトのコンパクトフラッシュカードを発表」東芝、2002年9月9日。2006年3月11日時点のオリジナルよりアーカイブ。 2006年3月11日閲覧。

[samsung-history-340] 「歴史」。サムスン電子。サムスン。 2019年6月19日閲覧。

[Toshiba2007-341] 「東芝、モバイルコンシューマー製品向けに業界最高容量の組み込みNANDフラッシュメモリを商品化」。東芝。2007年4月17日。2010年11月23日時点のオリジナルよりアーカイブ。 2010年11月23日閲覧。

[Toshiba2008-342] 「東芝、最大容量の組み込みNANDフラッシュメモリデバイスを発売」。東芝。2008年8月7日。 2019年6月21日閲覧。

[toshiba2010-343] 「東芝、業界最大容量の組み込みNANDフラッシュメモリモジュールを発売」東芝2010年6月17日2019年6月21日閲覧。

[344] 「Samsung e·MMC 製品ファミリー」(PDF) 。Samsung Electronics。 2011年12月。 2019年11月8日時点のオリジナル(PDF)からアーカイブ。 2019年7月15日閲覧。

[anandtech-samsung-2017-345] Shilov, Anton (December 5, 2017). "Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads". AnandTech. Retrieved June 23, 2019.

[electronicsweekly-samsung-346] Manners, David (January 30, 2019). "Samsung makes 1TB flash eUFS module". Electronics Weekly. Retrieved June 23, 2019.

[anandtech-samsung-2018-347] Tallis, Billy (October 17, 2018). "Samsung Shares SSD Roadmap for QLC NAND And 96-layer 3D NAND". AnandTech. Retrieved June 27, 2019.

[348] "Micron's 232 Layer NAND Now Shipping". AnandTech. July 26, 2022.

[349] "232-Layer NAND". Micron. Retrieved October 17, 2022.

[350] "First to Market, Second to None: the World's First 232-Layer NAND". Micron. July 26, 2022.

[351] "Comparison: Latest 3D NAND Products from YMTC, Samsung, SK hynix and Micron". TechInsights. January 11, 2023.

[Huang2008-352] Han-Way Huang (December 5, 2008). Embedded System Design with C805. Cengage Learning. p. 22. ISBN 978-1-111-81079-5. Archived from the original on April 27, 2018.

[AufaureZimányi2013-353] Marie-Aude Aufaure; Esteban Zimányi (January 17, 2013). Business Intelligence: Second European Summer School, eBISS 2012, Brussels, Belgium, July 15-21, 2012, Tutorial Lectures. Springer. p. 136. ISBN 978-3-642-36318-4. Archived from the original on April 27, 2018.

[computerhistory1965-354] "1965: Semiconductor Read-Only-Memory Chips Appear". Computer History Museum. Retrieved June 20, 2019.

[355] "1971: Reusable semiconductor ROM introduced". The Storage Engine. Computer History Museum. Retrieved June 19, 2019.

[Iizuka-1976-356] Iizuka, H.; Masuoka, F.; Sato, Tai; Ishikawa, M. (1976). "Electrically alterable avalanche-injection-type MOS READ-ONLY memory with stacked-gate structure". IEEE Transactions on Electron Devices. 23 (4): 379–387. Bibcode:1976ITED...23..379I. doi:10.1109/T-ED.1976.18415. ISSN 0018-9383. S2CID 30491074.

[357] μCOM-43 SINGLE CHIP MICROCOMPUTER: USERS' MANUAL (PDF). NEC Microcomputers. January 1978. Retrieved June 27, 2019.

[358] "2716: 16K (2K x 8) UV ERASABLE PROM" (PDF). Intel. Archived from the original (PDF) on September 13, 2020. Retrieved June 27, 2019.

[359] "1982 CATALOG" (PDF). NEC Electronics. Retrieved June 20, 2019.

[360] Component Data Catalog (PDF). Intel. 1978. pp. 1–3. Retrieved June 27, 2019.

[361] "27256 Datasheet" (PDF). Intel. Retrieved July 2, 2019.

[362] "History of Fujitsu's Semiconductor Business". Fujitsu. Retrieved July 2, 2019.

[363] "D27512-30 Datasheet" (PDF). Intel. Retrieved July 2, 2019.

[364] "A Computer Pioneer Rediscovered, 50 Years On". The New York Times. April 20, 1994. Archived from the original on November 4, 2016.

[365] "History of Computers and Computing, Birth of the modern computer, Relays computer, George Stibitz". history-computer.com. Retrieved August 22, 2019. Initially the 'Complex Number Computer' performed only complex multiplication and division, but later a simple modification enabled it to add and subtract as well. It used about 400-450 binary relays, 6-8 panels, and ten multiposition, multipole relays called "crossbars" for temporary storage of numbers.

[computerhistory-366] "1953: Transistorized Computers Emerge". Computer History Museum. Retrieved June 19, 2019.

[etl3-367] "ETL Mark III Transistor-Based Computer". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[ipsj-history-368] "Brief History". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[369] "1962: Aerospace systems are first the applications for ICs in computers | The Silicon Engine | Computer History Museum". www.computerhistory.org. Retrieved September 2, 2019.

[straight_8-370] "PDP-8 (Straight 8) Computer Functional Restoration". www.pdp8.net. Retrieved August 22, 2019. backplanes contain 230 cards, approximately 10,148 diodes, 1409 transistors, 5615 resistors, and 1674 capacitors

[371] "IBM 608 calculator". IBM. January 23, 2003. Retrieved March 8, 2021.

[372] "【NEC】 NEAC-2201". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[373] "【Hitachi and Japanese National Railways】 MARS-1". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[DPS-374] The IBM 7070 Data Processing System. Avery et al. (page 167)

[375] "【Matsushita Electric Industrial】 MADIC-I transistor-based computer". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[376] "【NEC】 NEAC-2203". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[377] "【Toshiba】 TOSBAC-2100". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[IBM-7090-378] 7090 Data Processing System

[379] Luigi Logrippo. "My first two computers: Elea 9003 and Elea 6001: Memories of a 'bare-metal' programmer".

[380] "【Mitsubishi Electric】 MELCOM 1101". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[381] Erich Bloch (1959). The Engineering Design of the Stretch Computer (PDF). Eastern Joint Computer Conference.

[382] "【NEC】NEAC-L2". IPSJ Computer Museum. Information Processing Society of Japan. Retrieved June 19, 2019.

[383] Thornton, James (1970). Design of a Computer: the Control Data 6600. p. 20.

[384] "Digital Equipment PDP-8/S".

[385] "The PDP-8/S - an exercise in cost reduction"

[386] "PDP-8/S"

[387] "The Digital Equipment Corporation PDP-8: Models and Options: The PDP-8/I".

[388] James F. O'Loughlin. "PDP-8/I: bigger on the inside yet smaller on the outside".

[389] Jan M. Rabaey, Digital Integrated Circuits, Fall 2001: Course Notes, Chapter 6: Designing Combinatorial Logic Gates in CMOS, retrieved October 27, 2012.

[Tinder2000-390] Richard F. Tinder (January 2000). Engineering Digital Design. Academic Press. ISBN 978-0-12-691295-1.

[ieee_100-391] Engineers, Institute of Electrical Electronics (2000). 100-2000 (7th ed.). doi:10.1109/IEEESTD.2000.322230. ISBN 978-0-7381-2601-2. IEEE Std 100-2000.

[kevin-392] Smith, Kevin (August 11, 1983). "Image processor handles 256 pixels simultaneously". Electronics.

[393] Kanellos, Michael (February 9, 2005). "Cell chip: Hit or hype?". CNET News. Archived from the original on October 25, 2012.

[395] Kennedy, Patrick (June 2019). "Hands-on With a Graphcore C2 IPU PCIe Card at Dell Tech World". servethehome.com. Retrieved December 29, 2019.

[396] "Colossus – Graphcore". en.wikichip.org. Retrieved December 29, 2019.

[397] Graphcore. "IPU Technology". www.graphcore.ai.

[398] "Cerebras Unveils 2nd Gen Wafer Scale Engine: 850,000 Cores, 2.6 Trillion Transistors - ExtremeTech". www.extremetech.com. April 21, 2021. Retrieved April 22, 2021.

[399] "Cerebras Wafer Scale Engine WSE-2 and CS-2 at Hot Chips 34". ServeTheHome. August 23, 2022.

[400] "NVIDIA NVLink4 NVSwitch at Hot Chips 34". ServeTheHome. August 22, 2022.

[tmsc5nm-401] Schor, David (April 6, 2019). "TSMC Starts 5-Nanometer Risk Production". WikiChip Fuse. Retrieved April 7, 2019.

[402] "1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated". Computer History Museum. Retrieved July 17, 2019.

[Lojek-403] Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 321–3. ISBN 9783540342588.

[computerhistory1963-404] "1963: Complementary MOS Circuit Configuration is Invented". Computer History Museum. Retrieved July 6, 2019.

[405] "1964: First Commercial MOS IC Introduced". Computer History Museum. Retrieved July 17, 2019.

[Lojek330-406] Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. p. 330. ISBN 9783540342588.

[407] Lambrechts, Wynand; Sinha, Saurabh; Abdallah, Jassem Ahmed; Prinsloo, Jaco (2018). Extending Moore's Law through Advanced Semiconductor Design and Processing Techniques. CRC Press. p. 59. ISBN 9781351248655.

[408] Belzer, Jack; Holzman, Albert G.; Kent, Allen (1978). Encyclopedia of Computer Science and Technology: Volume 10 – Linear and Matrix Algebra to Microorganisms: Computer-Assisted Identification. CRC Press. p. 402. ISBN 9780824722609.

[409] "Intel Microprocessor Quick Reference Guide". Intel. Retrieved June 27, 2019.

[410] "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Retrieved July 5, 2019.

[411] "0.18-micron Technology". TSMC. Retrieved June 30, 2019.

[fujitsu-412] 65nm CMOS Process Technology

[413] Diefendorff, Keith (15 November 1999). "Hal Makes Sparcs Fly". Microprocessor Report, Volume 13, Number 5.

[intel-anandtech-414] Cutress, Ian. "Intel's 10nm Cannon Lake and Core i3-8121U Deep Dive Review". AnandTech. Retrieved June 19, 2019.

[samsung2004-415] "Samsung Shows Industry's First 2-Gigabit DDR2 SDRAM". Samsung Semiconductor. Samsung. September 20, 2004. Retrieved June 25, 2019.

[416] Williams, Martyn (July 12, 2004). "Fujitsu, Toshiba begin 65nm chip trial production". InfoWorld. Retrieved June 26, 2019.

[417] Elpida's presentation at Via Technology Forum 2005 and Elpida 2005 Annual Report

[418] "Fujitsu Introduces World-class 65-Nanometer Process Technology for Advanced Server, Mobile Applications". Archived from the original on September 27, 2011. Retrieved June 20, 2019.

[intel-ieee-419] "Intel Now Packs 100 Million Transistors in Each Square Millimeter". IEEE Spectrum: Technology, Engineering, and Science News. March 30, 2017. Retrieved November 14, 2018.

[420] "40nm Technology". TSMC. Retrieved June 30, 2019.

[toshiba2009-421] "Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology". Toshiba. February 11, 2009. Retrieved June 21, 2019.

[hynix2010s-422] "History: 2010s". SK Hynix. Archived from the original on April 29, 2021. Retrieved July 8, 2019.

[423] Shimpi, Anand Lal (June 8, 2012). "SandForce Demos 19nm Toshiba & 20nm IMFT NAND Flash". AnandTech. Retrieved June 19, 2019.

[tsmc-6nm-424] Schor, David (April 16, 2019). "TSMC Announces 6-Nanometer Process". WikiChip Fuse. Retrieved May 31, 2019.

[425] "16/12nm Technology". TSMC. Retrieved June 30, 2019.

[8lpp-426] "VLSI 2018: Samsung's 8nm 8LPP, a 10nm extension". WikiChip Fuse. July 1, 2018. Retrieved May 31, 2019.

[tomshardware-427] "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. April 11, 2013. Archived from the original on June 21, 2019. Retrieved June 21, 2019.

[428] "10nm Technology". TSMC. Retrieved June 30, 2019.

[sw_jones2020-429] ^ a b c d e f g h i "Can TSMC maintain their process technology lead". SemiWiki. April 29, 2020.

[Jones-430] Jones, Scotten (May 3, 2019). "TSMC and Samsung 5nm Comparison". Semiwiki. Retrieved July 30, 2019.

[Nenni-431] Nenni, Daniel (January 2, 2019). "Samsung vs TSMC 7nm Update". Semiwiki. Retrieved July 6, 2019.

[432] "7nm Technology". TSMC. Retrieved June 30, 2019.

[433] Schor, David (June 15, 2018). "A Look at Intel's 10nm Std Cell as TechInsights Reports on the i3-8121U, finds Ruthenium". WikiChip Fuse. Retrieved May 31, 2019.

[sw_samsung2019-434] "Samsung Foundry update 2019". SemiWiki. August 6, 2019.

[435] Jones, Scotten, 7nm, 5nm and 3nm Logic, current and projected processes

[436] Shilov, Anton. "Samsung Completes Development of 5nm EUV Process Technology". AnandTech. Retrieved May 31, 2019.

[samsung-437] "Samsung Foundry Innovations Power the Future of Big Data, AI/ML and Smart, Connected Devices". October 7, 2021.

[438] "Qualcomm confirms Snapdragon 8 Gen 1 is made using Samsung's 4nm process". December 2, 2021.

[439] "List of Snapdragon 8 Gen 1 smartphones available since December 2021". January 14, 2022.

[n4p_wikichip-440] "TSMC Extends Its 5nm Family With A New Enhanced-Performance N4P Node". WikiChip. October 26, 2021.

[441] "MediaTek Launches Dimensity 9000 built on TSMC N4 process". December 16, 2021.

[442] "TSMC Expands Advanced Technology Leadership with N4P Process (press release)". TSMC. October 26, 2021.

[443] Armasu, Lucian (January 11, 2019), "Samsung Plans Mass Production of 3nm GAAFET Chips in 2021", www.tomshardware.com

[444] "Samsung Starts 3nm Production: The Gate-All-Around (GAAFET) Era Begins". AnandTech. June 30, 2022.

[445] "TSMC Plans New Fab for 3nm". EE Times. December 12, 2016. Retrieved September 26, 2019.

[tsmc_rm_2021-446] "TSMC Roadmap Update: 3nm in Q1 2023, 3nm Enhanced in 2024, 2nm in 2025". www.anandtech.com. October 18, 2021.

[n4x_pr-447] "TSMC Introduces N4X Process (press release)". TSMC. December 16, 2021.

[n4x_blog-448] "The Future Is Now (blog post)". TSMC. December 16, 2021.

[n4x_at-449] "TSMC Unveils N4X Node". AnandTech. December 17, 2021.

[tsmc_rm_2022-450] "TSMC roadmap update". AnandTech. April 22, 2022.

[451] Smith, Ryan (June 13, 2022). "Intel 4 Process Node In Detail: 2x Density Scaling, 20% Improved Performance". AnandTech.

[452] Alcorn, Paul (March 24, 2021). "Intel Fixes 7nm, Meteor Lake and Granite Rapids Coming in 2023". Tom's Hardware. Retrieved June 1, 2021.

[intelrm-453] Cutress, Dr Ian. "Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!". www.anandtech.com. Retrieved July 27, 2021.

[intelrm2-454] Cutress, Dr Ian (February 17, 2022). "Intel Discloses Multi-Generation Xeon Scalable Roadmap: New E-Core Only Xeons in 2024". www.anandtech.com.

[455] "Samsung Electronics Unveils Plans for 1.4nm Process Technology and Investment for Production Capacity at Samsung Foundry Forum 2022". Samsung Global Newsroom. October 4, 2022.