統合された注入ロジック

集積化注入ロジック（IIL、I ² L、またはI2L ）は、複数のコレクタバイポーラ接合トランジスタ（BJT）で構築されたデジタル回路の一種です。 ^[1]導入されたときの速度はTTLに匹敵しましたが、消費電力はCMOSとほぼ同じで、 VLSI（およびより大規模な）集積回路での使用に最適でした。相補型トランジスタが不要なため、このロジックファミリではCMOSよりもゲートを小さくすることができます。ロジック電圧レベルは非常に近いですが（高：0.7V、低：0.2V）、I2Lは電圧ではなく電流で動作するため、ノイズ耐性が高くなります。I2Lは1971年にSiegfried K. WiedmannとHorst H. Bergerによって開発され、当初はマージドトランジスタロジック（MTL）と呼ばれていました。^[2] このロジックファミリの欠点は、CMOSとは異なり、スイッチングしていないときにゲートが電力を消費することです。

I2L インバータ ゲートは、PNP共通ベース電流源トランジスタとNPN共通エミッタ オープン コレクタ インバータ トランジスタ (つまり、GND に接続) で構成されています。ウェーハ上では、これら 2 つのトランジスタが統合されています。インバータ トランジスタに供給される電流を制御するために、電流源トランジスタのエミッタに小さな電圧 (約 1 ボルト) が供給されます。トランジスタは抵抗器よりもはるかに小さいため、集積回路の電流源として使用されます。

インバータはオープン コレクタであるため、2 つ以上のゲートからの出力をそれぞれ接続することで、ワイヤード AND 演算を実行できます。したがって、このように使用される出力のファンアウトは 1 です。ただし、インバータ トランジスタにコレクタを追加することで、追加の出力を生成できます。ゲートは、相互接続金属の 1 つの層だけで非常に簡単に構築できます。

I2L 回路の個別実装では、複数のコレクタを持つバイポーラ NPN トランジスタを、ベースが相互に接続され、エミッタも同様に接続された複数の個別 3 端子 NPN トランジスタに置き換えることができます。個別抵抗は個別トランジスタよりも小型で安価であるため、電流源トランジスタは、正電源からインバータ トランジスタのベースへの抵抗に置き換えることができます。

同様に、統合された PNP 電流インジェクタ トランジスタと NPN インバータ トランジスタは、個別のディスクリート コンポーネントとして実装できます。

I2L 回路の心臓部は、共通エミッタ オープン コレクタ インバータです。通常、インバータは NPN トランジスタで構成され、エミッタはグランドに接続され、ベースは電流源からの順方向電流でバイアスされます。入力は、電流シンク (低ロジック レベル) または高インピーダンス フローティング状態 (高ロジック レベル) のいずれかとしてベースに供給されます。インバータの出力はコレクタにあります。同様に、電流シンク (低ロジック レベル) または高インピーダンス フローティング状態 (高ロジック レベル) のいずれかです。

直結トランジスタロジックと同様に、1 つの NPN トランジスタの出力 (コレクタ) と次のトランジスタの入力 (ベース) の間に抵抗はありません。

インバータの動作を理解するには、電流の流れを理解する必要があります。バイアス電流がグランドにシャントされると (ロー ロジック レベル)、トランジスタはオフになり、コレクタはフローティングになります (ハイ ロジック レベル)。入力がハイ インピーダンス (ハイ ロジック レベル) であるためにバイアス電流がグランドにシャントされない場合、バイアス電流はトランジスタを通ってエミッタに流れ、トランジスタがオンになり、コレクタが電流をシンクできるようになります (ロー ロジック レベル)。インバータの出力は電流をシンクできますが、ソースできないため、複数のインバータの出力を接続してワイヤード AND ゲートを形成しても安全です。2 つのインバータの出力をワイヤードすると、構成 (NOT A) AND (NOT B) は NOT (A OR B) と同等であるため (ド モルガンの定理による)、2 入力 NOR ゲートが生成されます。最後に、NOR ゲートの出力は図の右上にある IIL インバータによって反転され、2 入力 OR ゲートが生成されます。

トランジスタの内部寄生容量により、インバータ トランジスタのベースに供給される電流が大きいほどスイッチング速度が速くなり、I2L の高ロジック レベルと低ロジック レベル間の電圧差は他のバイポーラ ロジック ファミリよりも小さいため (約 3.3 ボルトまたは 5 ボルトではなく約 0.5 ボルト)、寄生容量の充電と放電による損失が最小限に抑えられます。

I2Lは集積回路上に構築するのが比較的簡単で、 CMOSロジックの出現以前はモトローラ（現NXPセミコンダクターズ）^[3]やテキサスインスツルメンツなどの企業で広く使用されていました。1975年、シンクレア・ラジオニクスは、I2L技術を使用した最初の消費者向けデジタル時計の1つであるブラックウォッチを発表しました。^[4] 1976年、テキサスインスツルメンツはI2L技術を使用したSBP0400 CPUを発表しました。1970年代後半、RCAはCA3162 ADC 3桁メーター集積回路にI²Lを使用しました。1979年、HPはHP製のカスタムLSIチップをベースにした周波数測定器を発表しました。このチップは、低消費電力と高密度のために統合インジェクションロジック（I2L）を使用し、ポータブルバッテリー操作を可能にしました。また、高速性が求められるエミッタ機能ロジック（EFL）回路もHP 5315A/Bに搭載しました。^[5]

• Savard, John JG (2018) [2005]. 「コンピューターは何からできているのか」. quadibloc . 2018-07-02 にオリジナルからアーカイブ。2018-07-16に閲覧。