PMOSロジック

PMOSまたはpMOSロジック (p チャネル金属酸化物半導体から) は、p チャネルのエンハンスメント モード金属酸化物半導体電界効果トランジスタ(MOSFET)に基づくデジタル回路のファミリです。1960 年代後半から 1970 年代前半にかけて、PMOS ロジックは大規模集積回路の主流の半導体技術でしたが、その後NMOSおよびCMOSデバイスに取って代わられました。

1959年、モハメド・アタラとダウォン・カーンはベル研究所で最初の実用的なMOSFETを製造しました。 ^[1]彼らはPMOSとNMOSの両方のデバイスを製造しましたが、実際に動作したのはPMOSデバイスだけでした。^[2]製造プロセス中の汚染物質（特にナトリウム）が適切に管理され、実用的なNMOSデバイスを製造できるようになるまでには10年以上かかりました。

当時集積回路に使用できる唯一のデバイスであったバイポーラ接合トランジスタと比較すると、MOSFET には次のような多くの利点があります。

• 同様の精度の半導体デバイス製造プロセスを考えると、MOSFETはバイポーラ接合トランジスタの10％の面積しか必要としません。^{[3] ：87}主な理由は、MOSFETが自己絶縁性であり、チップ上の隣接するコンポーネントからのp-n接合分離を必要としないことです。
• MOSFETはプロセスステップが少なくて済むため、製造が簡単で安価です（拡散ドーピングステップは1つ^{[3] ：87、}バイポーラプロセスの場合は4つ^{[3] ：50}）。
• MOSFET には静的ゲート電流がないため、MOSFET をベースにした集積回路の消費電力は低くなります。

バイポーラ集積回路と比較した欠点は次のとおりです。

• ゲート容量が大きいため、スイッチング速度はかなり低下しました。
• 初期のMOSFETの閾値電圧が高かったため、最小電源電圧も高くなっていました（-24V～-28V ^[4]）。

ゼネラル・マイクロエレクトロニクスは1964年に最初の商用PMOS回路、120個のMOSFETを搭載した20ビットのシフトレジスタを発表しました。これは当時としては驚異的なレベルの集積度でした。^{[5]ゼネラル・マイクロエレクトロニクスは1965年に}ビクター・コンプトメーターの電子計算機用に23個のカスタム集積回路を開発しようとしましたが^[5]、当時のPMOS回路の信頼性を考えるとあまりにも野心的であることが判明し、最終的にゼネラル・マイクロエレクトロニクスの消滅につながりました。^[6]他の企業は、当時のバイポーラ技術では実現不可能だった大型シフトレジスタ（ゼネラル・インストゥルメント）^[7]やアナログマルチプレクサ3705（フェアチャイルドセミコンダクター）^[8]などのPMOS回路を製造し続けました。

1968年にポリシリコン 自己整合ゲート技術が導入されたことで大きな改善がもたらされました。^[9]フェアチャイルドセミコンダクターのトム・クライン氏とフェデリコ・ファギン氏は、自己整合ゲートプロセスを商業的に実現可能なものに改良し、最初のシリコンゲート集積回路であるアナログマルチプレクサ3708をリリースしました。^[9]自己整合ゲートプロセスにより、製造公差が厳しくなり、MOSFETが小型化され、ゲート容量が低減して一定になりました。たとえば、PMOSメモリの場合、この技術により、チップ面積を半分にしながら3～5倍の速度を実現しました。^[9]ポリシリコンゲート材料により、自己整合ゲートが可能になっただけでなく、しきい値電圧が低下し、その結果、最小電源電圧が低くなり（例：-16V ^{[10] ：1～13}）、消費電力が削減されました。シリコンゲートPMOSロジックは、電源電圧が低いため、古いメタルゲートPMOSが高電圧PMOSと呼ばれているのに対し、低電圧PMOSと呼ばれることが多い。^{[3] : 89}

さまざまな理由から、フェアチャイルドセミコンダクターは、関係するマネージャーが望んだほど集中的にPMOS集積回路の開発を進めなかった。^{[11] : 1302}彼らのうちの2人、ゴードン・ムーアとロバート・ノイスは、1968年に代わりに独自のスタートアップ企業であるインテルを設立することを決定した。その後まもなく、フェデリコ・ファギンやレス・ヴァダスなど、他のフェアチャイルドのエンジニアが彼らに加わった。インテルは1969年に、容量256ビットの最初のPMOSスタティックランダムアクセスメモリであるインテル1101を発表した。 ^{[11] : 1303} 1970年には、1024ビットのダイナミックランダムアクセスメモリである インテル1103が続いた。 ^{[12] 1103}は商業的に成功し、すぐにコンピューターの磁気コアメモリに取って代わり始めた。 [12]インテルは1971年に最初のPMOSマイクロプロセッサであるインテル4004を発表した。多くの企業がインテルの後を追った。初期のマイクロプロセッサのほとんどはPMOS 技術で製造されていました。Intelの4040と8008 、 National SemiconductorのIMP-16、PACEおよびSC/MP、Texas InstrumentsのTMS1000、Rockwell InternationalのPPS-4 ^[13]および PPS-8 ^[14]などです。このマイクロプロセッサのリストには、最初の 4 ビット マイクロプロセッサ (4004)、最初の 8 ビット マイクロプロセッサ (8008)、最初のシングルチップ 16 ビット マイクロプロセッサ (PACE)、および最初のシングルチップ 4 ビット マイクロコントローラ (TMS1000、CPUと同じチップ上にRAM とROM を搭載) など、商業的に初めて登場した製品がいくつかあります。

1972年までに、NMOS技術はついに商用製品に使用できるレベルまで開発されました。Intel（2102）^[15]とIBM ^[12]はどちらも1kビットのメモリチップを発表しました。NMOS MOSFETのn型チャネルの電子移動度はPMOS MOSFETのp型チャネルのホール移動度の約3倍であるため、NMOSロジックはスイッチング速度の向上を可能にします。このため、NMOSロジックはすぐにPMOSロジックに取って代わり始めました。1970年代後半までには、NMOSマイクロプロセッサがPMOSプロセッサを追い越しました。^[16] PMOSロジックは、コストが低く、単純な計算機や時計などのアプリケーションでの統合レベルが比較的高いため、しばらく使用され続けました。CMOS技術は、PMOSやNMOSよりも大幅に低い消費電力を約束しました。 CMOS回路は1963年にフランク・ワンラス^[17]によってすでに提案され、商用の4000シリーズCMOS集積回路は1968年に生産が開始されていましたが、CMOSは製造が複雑なままであり、PMOSやNMOSほどの集積度もNMOSほどの速度も得られませんでした。CMOSがマイクロプロセッサの主要技術としてNMOSに取って代わるまでには1980年代までかかりました。

PMOS 回路には、複数の異なる電源電圧 (正と負の両方) が必要であること、導通状態での電力消費が大きいこと、比較的大きなフィーチャが必要であることなど、 NMOSやCMOS の代替回路と比較して多くの欠点があります。また、全体的なスイッチング速度も低くなります。

PMOS は、 p チャネル(+)金属酸化膜半導体電界効果トランジスタ(MOSFET)を使用して、ロジック ゲートやその他のデジタル回路を実装します。PMOS トランジスタは、n 型トランジスタ本体に反転層を作成することで動作します。この反転層は p チャネルと呼ばれ、p 型の「ソース」端子と「ドレイン」端子 の間でホールを伝導できます。

pチャネルは、ゲートと呼ばれる3番目の端子に負の電圧（-25Vが一般的でした^[18]）を印加することによって生成されます。他のMOSFETと同様に、PMOSトランジスタには、カットオフ（またはサブスレッショルド）、トライオード、飽和（アクティブと呼ばれることもあります）、および速度飽和の4つの動作モードがあります。

PMOS ロジックは設計と製造が簡単ですが (MOSFET を抵抗器として動作させることができるため、回路全体を PMOS FET で作成できます)、いくつかの欠点もあります。最悪の問題は、いわゆる「プルアップ ネットワーク」(PUN) がアクティブなとき、つまり出力が高いときは常に、PMOS ロジック ゲートに直流 (DC) が流れ、回路がアイドル状態のときでも静的電力消費につながることです。

また、PMOS 回路は、高から低への遷移が遅いです。低から高への遷移の際、トランジスタは低い抵抗を提供し、出力の容量電荷は非常に速く蓄積されます (非常に低い抵抗を介してコンデンサを充電するのと同様)。ただし、出力と負の電源レール間の抵抗ははるかに大きいため、高から低への遷移には時間がかかります (高い抵抗を介してコンデンサを放電するのと同様)。値の低い抵抗を使用すると、プロセスは高速化されますが、静的電力消費も増加します。

さらに、非対称の入力ロジックレベルにより、PMOS回路はノイズの影響を受けやすくなります。^[19]

ほとんどのPMOS集積回路は17～24ボルトのDC電源を必要とする。^[20]しかし、Intel 4004 PMOSマイクロプロセッサは、金属ゲートではなくポリシリコンを使用したPMOSロジックを使用しており 、電圧差が小さくなっている。TTL信号との互換性のため、4004は正電源電圧V _SS =+5Vと負電源電圧V _DD = -10Vを使用している。 ^[21]

p 型 MOSFET は、ロジック ゲート出力と正電源電圧の間にいわゆる「プルアップ ネットワーク」(PUN) 内に配置され、ロジック ゲート出力と負電源電圧の間には抵抗が配置されます。回路は、必要な出力が高ければ PUN がアクティブになり、正電源と出力の間に電流パスを作成するように設計されています。

PMOSゲートは、すべての電圧を逆にするとNMOSゲートと同じ配置になります。^[22] したがって、アクティブハイロジックの場合、ド・モルガンの法則によれば、PMOS NORゲートはNMOS NANDゲートと同じ構造を持ち、その逆も同様です。

• Savard, John JG (2018) [2005]. 「コンピューターは何からできているのか」. quadibloc . 2018-07-02 にオリジナルからアーカイブ。2018-07-16に閲覧。