
超大規模集積回路(VLSI )とは、数百万個または数十億個のMOSトランジスタを単一のチップ上に集積して集積回路(IC)を製造するプロセスです。VLSIは、1970年代にMOS集積回路(金属酸化膜半導体)チップが開発され、広く普及したことから始まり、複雑な半導体技術や通信技術を可能にしました。マイクロプロセッサやメモリチップはVLSIデバイスです。
VLSI技術が導入される以前は、ほとんどのICは限られた機能しか実行できませんでした。電子回路は、 CPU、ROM、RAM、その他のロジック回路などで構成されていました。VLSIによって、IC設計者はこれらすべてを1つのチップに統合することが可能になりました。
トランジスタの歴史は、 1920年代に複数の発明家が固体ダイオードの電流を制御し、それを三極管に変換することを目的としたデバイスを試作したことに遡ります。成功は第二次世界大戦後に訪れ、レーダー探知機としてシリコンとゲルマニウム結晶が使用されるようになったことで、製造と理論が進歩しました。レーダーに取り組んでいた科学者たちは、固体デバイスの開発に戻りました。 1947年にベル研究所で最初のトランジスタが発明されたことで、電子工学の分野は真空管から固体デバイスへと移行しました。[ 1 ]
1950年代の電気技術者たちは、小型トランジスタを手にすることで、はるかに高度な回路を構築できる可能性に気づいた。しかし、回路の複雑さが増すにつれて、問題が生じた。[ 2 ] 1つの問題は回路のサイズだった。コンピュータのような複雑な回路は速度に依存していた。部品が大きいと、それらを相互接続する配線も長くならなければならなかった。電気信号が回路を通過するのに時間がかかり、コンピュータの速度が低下した。[ 2 ]
ジャック・キルビーとロバート・ノイスによる集積回路の発明は、すべての部品とチップを同じ半導体材料のブロック(モノリス)から作ることでこの問題を解決しました。[ 3 ] 回路を小型化でき、製造プロセスを自動化することができました。これにより、すべての部品を単結晶シリコンウェハ上に集積するというアイデアが生まれ、1960年代初頭には小規模集積回路(SSI)、そして1960年代後半には中規模集積回路(MSI)へと発展しました。[ 4 ]
ゼネラル・マイクロエレクトロニクスは1964年に最初の商用MOS集積回路を発表しました。 [ 5 ] 1970年代初頭には、MOS集積回路技術により、1つのチップに1万個以上のトランジスタを集積することが可能になりました。[ 6 ]これにより、1970年代と1980年代には、1つのチップに数万個のMOSトランジスタ(後に数十万個、数百万個、そして現在では数十億個)を集積するVLSIへの道が開かれました。
最初の半導体チップはそれぞれ2つのトランジスタを搭載していました。その後の技術進歩によりトランジスタの数が増え、その結果、より多くの個々の機能やシステムが徐々に統合されるようになりました。最初の集積回路は、ダイオード、トランジスタ、抵抗器、コンデンサなど、せいぜい10個程度のデバイスしか搭載しておらず、 1つのデバイス上に1つ以上の論理ゲートを製造することが可能でした。現在では小規模集積回路(SSI)として知られていますが、技術の進歩により、数百個の論理ゲートを搭載したデバイス、すなわち中規模集積回路(MSI)が実現しました。さらに技術が進歩すると、大規模集積回路(LSI)、つまり少なくとも1000個の論理ゲートを搭載したシステムが誕生しました。現在の技術はこれをはるかに超え、今日のマイクロプロセッサは数百万個のゲートと数十億個の個々のトランジスタを搭載しています。
かつては、VLSIを超える様々なレベルの大規模集積回路に名前を付け、そのレベルを定量化しようとする試みがあった。超大規模集積回路(ULSI)といった用語が用いられた。しかし、一般的なデバイスに搭載可能なゲート数とトランジスタ数が膨大になったことで、こうした細かな区別は意味をなさなくなった。VLSIを超えるレベルの集積を示唆する用語は、もはや広く使われていない。
2008年に、10億個のトランジスタを搭載したプロセッサが市販されるようになった。これは、当時の65ナノメートルプロセッサの世代から半導体製造技術が進歩するにつれて、より一般的になった。現在の設計では、初期のデバイスとは異なり、トランジスタの配置に広範な電子設計自動化と自動論理合成が使用されており、結果として得られる論理機能の複雑さのレベルが高くなっている。SRAM(スタティックランダムアクセスメモリ)セルなどの一部の高性能論理ブロックは、最高の効率を確保するために今でも手作業で設計されている。[ 7 ]
構造化VLSI設計は、相互接続ファブリック面積を最小化することでマイクロチップ面積を節約するために、カーバー・ミードとリン・コンウェイによって考案されたモジュール式の設計手法です。これは、アバットメント配線を使用して相互接続できる長方形のマクロブロックを繰り返し配置することによって実現されます。例としては、加算器のレイアウトを等しいビットのスライスセルの列に分割することが挙げられます。複雑な設計では、この構造化は階層的なネストによって実現される場合があります。[ 8 ]
構造化VLSI設計は1980年代初頭に人気がありましたが、ムーアの法則の進歩により許容されるようになった配線によって多くの面積が無駄になる配置配線ツールの登場により、その後人気を失いました。1970年代半ばにハードウェア記述言語KARLを導入した際、ライナー・ハーテンシュタインは「構造化VLSI設計」(当初は「構造化LSI設計」)という用語を作り出し、エドガー・ダイクストラの構造化プログラミング手法である、手続きのネストによって混沌としたスパゲッティ構造のプログラムを回避するアプローチを反映しました。
技術のスケーリング(ムーアの法則を参照)によりマイクロプロセッサが複雑化するにつれ、マイクロプロセッサの設計者は、設計段階を超えて考え、ポストシリコン時代を見据えることを余儀なくされるいくつかの課題に直面している。