シフトレジスタ

シフトレジスタは、フリップフロップのカスケードを使用するデジタル回路の一種で、1 つのフリップフロップの出力が次のフリップフロップの入力に接続されています。これらは 1 つのクロック信号を共有し、これによりシステムに格納されているデータが 1 つの場所から次の場所に移動します。最後のフリップフロップを最初のフリップフロップに接続することで、データはシフター内で長期間循環することができ、この構成では1960 年代後半から 1970 年代前半にかけて遅延線メモリシステムに取って代わり、コンピュータメモリとして使用されました。

ほとんどの場合、複数の並列シフトレジスタを使用して、「ビットアレイ」と呼ばれる大きなメモリプールを構築します。データはアレイに格納され、多くの場合はコンピュータワードとして並列に読み出されますが、各ビットはシフトレジスタにシリアルに格納されます。ビットアレイの設計には固有のトレードオフがあります。フリップフロップを 1 列に配置すると、1 つのシフタでより多くのビットを格納できますが、データを再び読み出す前に、すべてのシフタにデータをプッシュするためのクロックサイクルが増えます。

シフトレジスタには、パラレルとシリアルの両方の入力と出力があります。これらは、多くの場合、「シリアル入力、パラレル出力」(SIPO) または「パラレル入力、シリアル出力」(PISO) として構成されます。シリアルとパラレルの両方の入力を持つタイプや、シリアルとパラレルの出力を持つタイプもあります。また、「双方向」シフトレジスタもあり、これは L → R または R → L の両方向にシフトできます。シフトレジスタのシリアル入力と最後の出力を接続して、「循環シフトレジスタ」を作成することもできます。PIPO レジスタ (パラレル入力、パラレル出力) は、単にD タイプレジスタであり、シフトレジスタではありませんが、非常に高速で、出力は 1 つのクロックパルス内で行われます。「ユニバーサル」シフトレジスタは、双方向のシリアル入力とシリアル出力、およびパラレル入力とパラレル出力を提供します。

シリアル入力シリアル出力 (SISO)

破壊的な読み出し

これらは最も単純な種類のシフトレジスタです。データ文字列は「データ入力」に表示され、「データ前進」がハイになるたびに 1 段階右にシフトされます。前進するたびに、左端のビット (つまり「データ入力」) が最初のフリップフロップの出力にシフトされます。右端のビット (つまり「データ出力」) はシフトアウトされ、失われます。

データは各フリップフロップの後に「Q」出力に保存されるため、この配置では 4 つのストレージ「スロット」が使用可能であり、したがって 4 ビットレジスタです。シフトパターンを理解するために、レジスタが 0000 を保持している (つまりすべてのストレージスロットが空である) と想像してください。「データ入力」が 1、0、1、1、0、0、0、0 (この順序で、毎回「データアドバンス」でパルスが発生。これをクロッキングまたはストローブと呼びます) をレジスタに提示すると、次のようになります。右側の列は、最も右側のフリップフロップの出力ピンに対応し、以下も同様です。

したがって、レジスタ全体のシリアル出力は 00010110 です。データが入力され続けると、入力されたもの (10110000) が正確に取得されますが、4 つの「データアドバンス」サイクルによってオフセットされます。この配置は、キューのハードウェア相当です。また、いつでも、リセット (R) ピンをハイにすることで、レジスタ全体をゼロに設定できます。

この配置では破壊的な読み出しが実行されます。つまり、各データは右端のビットからシフトされると失われます。

シリアル入力パラレル出力 (SIPO)

この構成により、シリアル形式からパラレル形式への変換が可能になります。データ入力は、上記の SISO セクションで説明したようにシリアルです。データがクロックインされると、各出力で同時に読み取られるか、シフトアウトされます。

この構成では、各フリップフロップはエッジトリガーされます。すべてのフリップフロップは指定されたクロック周波数で動作します。各入力ビットは N クロックサイクル後に N 番目の出力に送られ、並列出力になります。

シリアルロード処理中にパラレル出力が変化しないようにする場合は、ラッチまたはバッファ出力を使用するのが望ましいです。ラッチシフトレジスタ（ 74595など）では、シリアルデータは最初に内部バッファレジスタにロードされ、ロード信号を受信すると、バッファレジスタの状態が出力レジスタのセットにコピーされます。一般に、シリアル入力/パラレル出力シフトレジスタの実際の用途は、データを単一ワイヤ上のシリアル形式から複数ワイヤ上のパラレル形式に変換することです。

パラレル入力シリアル出力 (PISO)

この構成では、D1 から D4 までのラインに並列形式でデータ入力があり、D1 が最上位ビットです。レジスタにデータを書き込むには、書き込み/シフト制御ラインを LOW に保持する必要があります。データをシフトするには、W/S 制御ラインを HIGH にし、レジスタをクロックします。これで、この配置は PISO シフトレジスタとして機能し、D1 がデータ入力になります。ただし、クロックサイクル数がデータ文字列の長さを超えない限り、データ出力 Q は、順番に読み取られた並列データになります。

以下のアニメーションは、シフトレジスタの内部状態を含む書き込み/シフトシーケンスを示しています。

用途

シリアルおよびパラレル変換

シフトレジスタの最も一般的な用途の 1 つは、シリアルインターフェイスとパラレルインターフェイス間の変換です。

遅れ

シリアル入力シリアル出力シフトレジスタは単純な遅延回路として使用できます。^[1]

スタック

スタックのハードウェア実装のために、複数の双方向シフトレジスタを並列に接続することもできます。

より多くのI/Oピン

シフトレジスタは、使用可能な数より多くの汎用入出力ピンが必要な場合にマイクロコントローラに接続されるのが一般的で、場合によってはデイジーチェーン構成のシリアルペリフェラルインターフェイスを介して接続されます。これにより、パラレル I/O よりも低速ではありますが、2 ～ 4 本のピンのみを使用して任意の数のバイナリデバイスにアクセスできます。

出力を増やすには、SIPO シフトレジスタを使用します。シフトレジスタの並列出力と、これらすべてのデバイスの目的の状態は、単一のシリアル接続を使用してマイクロコントローラから送信できます。

より多くの入力には、PISO シフトレジスタが使用されます。各バイナリ入力 (ボタンやより複雑な回路など) はシフトレジスタのパラレル入力に接続され、その後、データはマイクロコントローラにシリアルで送り返されます。

パルスエクステンダー

シフトレジスタはパルスエクステンダとしても使用できます。モノステーブルマルチバイブレータと比較すると、タイミングはコンポーネントの値に依存しませんが、外部クロックが必要であり、タイミング精度はこのクロックの粒度によって制限されます。このようなパルスエクステンダの例として、Ronja Twisterがあります。このデバイスでは、5 つの74164 シフトレジスタがタイミングロジックのコアを作成します (回路図)。

データ処理

初期のコンピュータでは、データ処理にシフトレジスタが使用されていました。加算する 2 つの数値が 2 つのシフトレジスタに格納され、算術論理ユニット (ALU)にクロック出力され、その結果がシフトレジスタの 1 つ (アキュムレータ) の入力にフィードバックされます。アキュムレータは 1 ビット長くなります。これは、バイナリ加算では同じサイズか 1 ビット長の答えしか得られないためです。

ビットシフト操作

多くのコンピュータ言語には、レジスタ内のデータを「右にシフト」および「左にシフト」するビット単位の演算が含まれており、シフトした位置ごとに実質的に 2 で割ったり 2 を掛けたりします。