ロジックレベル

デジタル回路では、ロジック レベルは、デジタル信号が取り得る有限の状態の 1 つです。ロジック レベルは通常、信号とグランド間の電圧差で表されますが、他の標準も存在します。各状態を表す電圧レベルの範囲は、使用されているロジック ファミリによって異なります。ロジック レベル シフターを使用すると、異なる回路間の互換性を確保できます。

バイナリ ロジックでは、2 つのレベルは論理高と論理低であり、通常はそれぞれ2 進数の1 と 0、または真理値 trueとfalseに対応します。これらの 2 つのレベルのいずれかを持つ信号は、デジタル回路の設計や分析のためのブール代数で使用できます。

どちらの電圧レベルを高い方と低い方のどちらで論理状態を表すかは任意です。2 つのオプションは、アクティブ ハイ(正論理) とアクティブ ロー(負論理) です。アクティブ ハイとアクティブ ローの状態は自由に組み合わせることができます。たとえば、読み取り専用メモリ集積回路にはアクティブ ローのチップ選択信号がありますが、データ ビットとアドレス ビットは従来どおりアクティブ ハイです。アクティブ レベルの選択を逆にすると、ロジック設計が簡素化されることがあります (ド モルガンの法則を参照)。

アクティブ ロー信号の名前は、アクティブ ハイ信号と区別するために、歴史的にその上にバーを付けて表記されます。たとえば、名前Q は、Q barまたはQ notと読み、アクティブ ロー信号を表します。一般的に使用される規則は次のとおりです。

• 上のバー ( Q )
• 先頭のスラッシュ (/Q)
• 先頭の感嘆符 (!Q)
• 小文字のnの接頭辞または接尾辞（nQ、Qn、またはQ_n）
• 大文字のN接尾辞（Q_N）
• 末尾に#をつける(Q#)、または
• _Bまたは_L接尾辞（Q_BまたはQ_L）。^[1]

電子機器の多くの制御信号はアクティブロー信号です^[2] (通常はリセット ライン、チップ選択ラインなど)。TTL などのロジック ファミリは、供給できる電流よりも多くの電流をシンクできるため、ファンアウトとノイズ耐性が向上します。また、ロジック ゲートがプルアップ抵抗付きのオープン コレクタ/オープン ドレインである場合は、ワイヤード ORロジックも可能になります。この例としては、 I²Cバス、CANバス、PCIバスなどがあります。

一部の信号は両方の状態で意味を持ち、表記法でそのことが示されている場合があります。たとえば、読み取り/書き込みラインを R/ Wと指定するのは一般的で、読み取りの場合は信号が高く、書き込みの場合は信号が低いことを示します。

2 つの論理状態は通常、2 つの異なる電圧で表されますが、デジタル電流ループ インターフェイスや電流モード ロジックなどの一部のロジック信号では、2 つの異なる電流が使用されます。各ロジック ファミリには、高しきい値と低しきい値が指定されています。低しきい値を下回ると、信号は低くなります。高しきい値を上回ると、信号は高くなります。中間レベルは定義されていないため、実装固有の回路動作が発生します。

使用される電圧レベルには、ある程度の許容範囲を許容するのが一般的です。たとえば、0 ～ 2 ボルトはロジック 0 を表し、3 ～ 5 ボルトはロジック 1 を表します。2 ～ 3 ボルトの電圧は無効であり、障害状態またはロジック レベルの遷移中にのみ発生します。ただし、このような状態を検出できるロジック回路はほとんどなく、ほとんどのデバイスは、未定義またはデバイス固有の方法で、信号を単に高または低として解釈します。一部のロジック デバイスには、しきい値領域での動作がより明確に定義され、入力電圧の小さな変動に対する耐性が向上したシュミット トリガー入力が組み込まれています。回路設計者の問題は、中間レベルを生成する状況を避けて、回路が予測どおりに動作するようにすることです。

ほぼすべてのデジタル回路は、すべての内部信号に一貫したロジック レベルを使用します。ただし、そのレベルはシステムごとに異なります。2 つのロジック ファミリを相互接続するには、追加のプルアップ抵抗や、レベル シフターと呼ばれる専用のインターフェイス回路などの特別な技術が必要になることがよくあります。レベル シフターは、あるロジック レベルを使用する 1 つのデジタル回路を、別のロジック レベルを使用する別のデジタル回路に接続します。多くの場合、レベル シフターは 2 つ (システムごとに 1 つ) 使用されます。ライン ドライバは、内部ロジック レベルを標準インターフェイス ライン レベルに変換し、ライン レシーバは、インターフェイス レベルを内部電圧レベルに変換します。

たとえば、TTLレベルはCMOSのレベルとは異なります。一般に、TTL 出力は、特に大きな電流を供給しない高入力インピーダンスの CMOS 入力にのみ接続されている場合、CMOS 入力によって論理 1 として確実に認識されるほど十分に高く上がりません。この問題は、CMOS テクノロジを使用しながら TTL 入力論理レベルを使用する 74HCT ファミリのデバイスの発明によって解決されました。これらのデバイスは 5 V 電源でのみ動作します。

まれではありますが、3 進コンピュータは3 つの電圧レベルを使用して、基数 3 の 3 値または 3 進ロジックを評価します。

3 ステート ロジックでは、出力デバイスは 0、1、Z の 3 つの状態のいずれかになります。最後の状態は高インピーダンスを意味します。これは電圧やロジック レベルではなく、出力が接続された回路の状態を制御していないことを意味します。

4 値ロジックでは、4 番目の状態 X ( don't care ) が追加されます。これは、信号の値が重要ではなく、未定義であることを意味します。これは、入力が未定義であるか、実装の利便性のために出力信号が選択される可能性があることを意味します ( Karnaugh マップの § Don't cares を参照)。

IEEE 1164 は、電子設計自動化で使用するための 9 つの論理状態を定義します。この標準には、強力および弱く駆動される信号、高インピーダンス、および不明および初期化されていない状態が含まれます。

ソリッドステート ストレージ デバイスでは、マルチレベル セルが複数の電圧を使用してデータを保存します。1 つのセルに n ビットを保存するには、デバイスが 2 ^{n つの}異なる電圧レベルを確実に区別する必要があります。

デジタルラインコードでは、データをより効率的にエンコードして送信するために、2つ以上の状態を使用する場合があります。例としては、電気通信の交互マー​​ク反転や4B3T、ツイストペア上のイーサネットで使用されるパルス振幅変調のバリエーションなどがあります。たとえば、100BASE-TXは3つの差動電圧レベル（-1V、0V、+ 1V）でMLT-3エンコードを使用し、 1000BASE-Tは5つの差動電圧レベル（-1V、-0.5V、0V、+0.5V、+ 1V）を使用してデータをエンコードします。^[8]受信されると、ラインコーディングはバイナリに変換されます。

• ロジックファミリー
• デジタル電流ループインターフェース

• 正論理（アクティブハイ）と負論理（アクティブロー）
• アイントホーフェンのフィリップス半導体システム研究所のヘルマン・シュッテ氏が行った研究に基づく、シンプルなMOSFETベースのロジックレベル変換またはレベルシフト