Loading article…
トランジスタ・トランジスタ論理（TTL）は、バイポーラ接合トランジスタ（BJT）で構成される論理回路ファミリーです。その名称は、従来の抵抗・トランジスタ論理（RTL）やダイオード・トランジスタ論理（ DTL）とは異なり、トランジスタが論理機能（最初の「トランジスタ」）と増幅機能（2番目の「トランジスタ」）の両方を担うことを示しています。
TTL集積回路（IC）は、コンピュータ、産業用制御機器、試験装置および計測機器、民生用電子機器、シンセサイザーなどの用途で広く使用されていました。[ 1 ]
1963年にSylvania Electric Products社によって集積回路として導入されて以来、TTL集積回路は複数の半導体メーカーによって製造されるようになりました。特にTexas Instruments社の7400シリーズは人気を博しました。TTLメーカーは、ロジックゲート、フリップフロップ、カウンタ、その他の回路を幅広く提供しました。オリジナルのTTL回路設計のバリエーションでは、高速化や低消費電力化を実現し、設計の最適化を可能にしました。TTLデバイスは当初、セラミックとプラスチックのデュアルインラインパッケージ（DIL）とフラットパックの形で製造されていました。現在では、表面実装技術（SMT）パッケージで製造されるTTLチップもあります。
TTLはコンピュータをはじめとするデジタル電子機器の基盤となった。超大規模集積回路（VLSI）CMOS集積回路マイクロプロセッサの登場によりマルチチッププロセッサが時代遅れになった後も、TTLデバイスはより高密度に集積されたコンポーネント間の接続ロジックとして広く利用され続けた。
初期のトランジスタ結合論理回路は、1962年にフェアチャイルド・セミコンダクターのRHビーソンとHWルーグによってIEEE国際固体回路会議で発表された「全トランジスタ論理の新しい形式」で説明され、そのアプローチは明示的にトランジスタ・トランジスタ論理（TTLまたはT²L）と呼ばれた。[ 2 ]ほぼ同時期に、パシフィック・セミコンダクター（後にTRWに買収）のジェームズ・L・ブイは、同様の回路をトランジスタ結合トランジスタ論理（TCTL）と説明し、ダイオード結合トランジスタ論理（DCTL）と区別した。[ 3 ]
後にコンピュータ歴史博物館がまとめたように、これらの開発は1960年代初頭に複数の企業で並行して行われた。[ 4 ] 1962年、当時フェアチャイルドにいたゴードン・ムーアはこのアプローチをT²Lと呼び、シンプルで集積に適しているものの、ノイズ耐性の低下と「電流の占有」に悩まされ、ファンインとファンアウトが制限されることを指摘した。これらの欠点を修正するために必要なコンポーネントを追加すると、その利点は減少した。[ 5 ]フェアチャイルドはその後、ダイオード・トランジスタ論理を次の製品ファミリーとして追求した。
1960年代半ばまでに、RTL、RCTL、DCTL、LLL、CML、DTLなど、さまざまな論理ファミリが使用されるようになり、TTLが新たなファミリとして登場した。[ 6 ]
トム・ロンゴの下でシルバニア社で行われた研究により、トランジスタ結合ロジックは商業的にサポートされたファミリーへと改良され、1963年にシルバニア・ユニバーサル・ハイレベル・ロジック（SUHL）として発表された。[ 7 ]この設計の特許は1963年5月と6月に申請された。[ 8 ] [ 9 ]シルバニアの部品は、フェニックスミサイルの制御を含む用途で使用された。[ 7 ]
テキサス・インスツルメンツは、1964年に5400シリーズ、 1966年に7400シリーズでTTLを標準化し普及させた。[ 10 ]後の口述歴史で、トム・ロンゴは、テキサス・インスツルメンツの初期の54シリーズの実装は、彼が1963年に公に説明した回路構成に非常に近いものであったが、電源ピンをパッケージの角に移動すること、パッケージング、コスト削減、製造規模の拡大によって製品を差別化したと述べている。[ 11 ]テキサス・インスツルメンツの7400ファミリーは事実上の業界標準となった。互換性のある部品は、モトローラ、AMD、フェアチャイルド、インテル、ナショナル・セミコンダクター、シグネティクス、シーメンスなど多数の半導体企業によって製造され、 [ 12 ] [ 13 ]東側諸国（ソビエト連邦、東ドイツ、ポーランド、チェコスロバキア、ハンガリー、ルーマニア）のメーカーも含まれていた。バイポーラ実装に加えて、互換性のある7400シリーズ部品は後に他の回路技術を使用して製造されました。少なくとも1つの主要メーカーであるIBMは、社内用に互換性のないTTL回路を製造しました。IBMは、 IBM System/38、IBM 4300、IBM 3081などのシステムでTTL技術を採用しました。[ 14 ]
「TTL」という用語は、約20年にわたって速度と消費電力が徐々に改善されてきた、多くの世代のバイポーラロジックに適用されます。最も新しく導入されたファミリー74Fxxは現在も販売されており（2019年現在）、90年代後半まで広く使用されていました。74AS/ALSアドバンストショットキーは1985年に導入されました。[ 15 ] 2008年現在、テキサス・インスツルメンツは、価格は上昇しているものの、多くの旧式テクノロジーファミリーの汎用チップの供給を続けています。通常、TTLチップはそれぞれ数百個以下のトランジスタしか集積していません。1つのパッケージ内の機能は、一般的に数個のロジックゲートからマイクロプロセッサのビットスライスまでです。TTLは、その低コストにより、以前はアナログ方式で行われていたタスクにデジタル技術を経済的に実用的に適用できるようになったため、重要になりました。[ 16 ]
最初のパーソナルコンピュータの祖先であるKenbak -1 は、 1971 年当時は入手できなかったマイクロプロセッサチップの代わりに、 CPUに TTL を使用しました。[ 17 ] 1970 年のDatapoint 2200 は、CPU に TTL コンポーネントを使用し、8008および後のx86命令セットの基礎となりました。[ 18 ]グラフィカル ユーザー インターフェイスを導入した1973 年のXerox Altoおよび 1981 年のStarワークステーションは、それぞれ算術論理演算ユニット(ALU) およびビット スライスのレベルで統合された TTL 回路を使用しました。ほとんどのコンピュータは、1990 年代まで、より大きなチップ間の TTL 互換の「グルー ロジック」を使用しました。プログラマブル ロジックが登場するまで、開発中のマイクロ アーキテクチャのプロトタイプ作成とエミュレーションには、ディスクリート バイポーラ ロジックが使用されました。
基本的な TTL ゲートは、複数のエミッタを持つ入力トランジスタと、それに続く 1 つ以上の増幅段で実装された NAND 構造です。[ 3 ] [ 19 ] 2 入力 TTL NAND ゲートでは、各入力は複数のエミッタを持つトランジスタ VT1 の 1 つのエミッタに対応します。出力は、次のトランジスタ VT2 のコレクタから取り出されます。
すべての入力がハイ（論理1） の場合、両方の入力がハイになると、VT1のエミッタ・ベース接合部は逆バイアスされます。VT1は逆アクティブモードで動作します。バイアス抵抗はVT1のベースに電流を供給しますが、VT1の逆電流利得が小さいため、エミッタを流れる電流はごくわずかです。その結果、VT1のベース電流はほぼすべてコレクタから流れ出ます。このコレクタ電流がVT2のベース電流となり、VT2を導通状態にして出力をロー（論理0）にします。
入力が1つロー（論理0） の場合、いずれかの入力がローになると、VT1の対応するエミッタ・ベース接合が順方向バイアスになります。VT1は通常のアクティブモードで動作し、ベース電流はコレクタではなくロー入力に流れます。VT2を駆動するためのコレクタ電流がほとんど、またはまったくない場合、トランジスタVT2はオフになり、出力はハイレベル（論理1）に上昇します。
ダイオード・トランジスタ・ロジック（DTL）では入力ネットワークはダイオードのみで構成されていますが、TTLでは入力トランジスタVT1がスイッチングに積極的に関与します。遷移中、VT1はVT2から蓄積された電荷を除去することができ、蓄積時間を短縮し、DTLと比較してTTLのスイッチング速度の向上に貢献します。[ 19 ]
シンプルな出力段を持つTTLの主な欠点は、出力論理「1」における出力抵抗が比較的高いことであり、これは出力コレクタ抵抗によって完全に決まります。そのため、接続できる入力数（ファンアウト）が制限されます。シンプルな出力段の利点としては、出力に負荷がかかっていないときに、出力論理「1」の電圧レベルが高いこと（最大VCC）が挙げられます。
一般的なバリエーションとして、出力トランジスタのコレクタ抵抗を省略し、オープンコレクタ出力にするものがあります。これにより、設計者は複数のロジックゲートのオープンコレクタ出力を接続し、単一の外部プルアップ抵抗を提供することで、ワイヤードロジックを製造できます。いずれかのロジックゲートがロジックロー（トランジスタ導通）になると、結合出力はローになります。このタイプのゲートの例としては、7401 [ 20 ]および 7403 [ 21 ]シリーズがあります。一部のゲートのオープンコレクタ出力は、7426 [ 22 ]のように最大電圧が 15 V と高く、非 TTL 負荷を駆動する場合に便利です。
TTLファミリには、より単純なゲートをカスケード接続するのではなく、トランジスタ形式で直接実装された複雑なゲートも含まれています。例として、7450デュアル2幅2入力AND-OR-INVERT（AOI）ゲートがあります。[ 23 ] [ 24 ]各積項は、マルチエミッタ入力トランジスタによって形成されます。7450では、1つのトランジスタが項A・Bを実装し、別のトランジスタが項C・Dを実装します。それぞれが独自の位相スプリッタトランジスタを駆動します。位相スプリッタトランジスタのコレクタは相互に接続され、エミッタも同様に接続されます。これらの共有ノードはOR関数を実行します。いずれかの積項がアサートされると、対応する位相スプリッタが導通し、共有ノードの状態を切り替えます。出力段はこの結果を反転し、
この種の構造は、多くの組み合わせ関数が自然に積の和として表現されるため、デジタル論理設計において基本となる。AND-OR-INVERT 関数を直接実装することで、個別の NAND および NOR ステージをカスケード接続する場合と比較してゲート数と伝搬遅延が削減され、このような複雑なゲートは MSI 論理ファミリの一般的な構成要素となった。[ 25 ]
標準TTLファミリでは、位相スプリッタ段は、アクティブプルダウントランジスタとエミッタフォロワプルアップトランジスタ、およびスイッチング中の同時導通を制限するステアリングダイオードで構成されるトーテムポール（プッシュプル）出力を駆動します。プルダウントランジスタが飽和状態になると、出力は低くなります。カットオフされると、上側のトランジスタはエミッタフォロワとして動作し、低インピーダンスで高出力レベルを生成します。ダイオードD1と直列抵抗R4は、スイッチング中の過渡電流を制限し、電源レール間の貫通電流を低減します。[ 26 ]
「トーテムポール」出力段の欠点は、出力論理「1」の電圧レベルが低下すること（通常3.5V）である（出力が無負荷の場合でも）。この低下の原因は、Q5のベース・エミッタ間およびD1のアノード・カソード間の電圧降下である。
DTLと同様に、TTLも電流シンク論理です。これは、入力から電流を引き出して論理0の電圧レベルにする必要があるためです。駆動段は、標準TTL入力から最大1.6mAを吸収し、電圧が0.4ボルトを超えないようにする必要があります。[ 27 ]最も一般的なTTLゲートの出力段は、最大10個の標準入力段（ファンアウト10）を駆動するときに正しく動作するように規定されています。TTL入力は、論理「1」を提供するためにフローティング状態にされることもありますが、この使用法は推奨されません。[ 28 ]
標準の TTL 回路は 5ボルトの電源で動作します。TTL 入力信号は、グランド端子に対して0 V ～ 0.8 V の間であれば「low」、2 V ～ V CC (5 V)の間であれば「high」と定義されます[ 29 ] [ 30 ] 。0.8 V ～ 2.0 Vの電圧信号がTTL ゲートの入力に送られた場合、ゲートからの応答は確実ではないため、「不確実」とみなされます (正確な論理レベルはサブタイプ間および温度によってわずかに異なります)。TTL 出力は通常、「low 」の場合は0.0 V ～ 0.4 V、「high」の場合は 2.4 V ～ V CCというより狭い範囲に制限され、少なくとも 0.4 V のノイズ耐性が確保されます。TTL レベルの標準化は非常に普及しているため、複雑な回路基板には、互換性が保証されるように、入手可能性とコストに基づいて選択された多くの異なるメーカー製の TTL チップが含まれていることがよくあります。同じ組立ラインから異なる日または週に製造された 2 つの回路基板ユニットでは、基板上の同じ位置にあるチップのブランドの組み合わせが異なる可能性があります。修理は、元の部品より何年も後に製造されたチップで可能です。実用的な広い範囲内では、論理ゲートは電気的な制限を気にすることなく理想的なブールデバイスとして扱うことができます。0.4 V のノイズ マージンは、ドライバ段の出力インピーダンスが低いため十分です。つまり、入力を定義されていない領域に駆動するには、出力に重畳されるノイズ パワーが大量に必要です。
場合によっては（例えば、TTL ロジック ゲートの出力を CMOS ゲートの入力駆動に使用する必要がある場合）、V4 コレクタと正電源レールの間に外部抵抗を接続することで、出力論理 "1" の「トーテム ポール」出力段の電圧レベルを V CCに近づけることができます。これにより、V5カソードが引き上げられ、ダイオードがカットオフされます。[ 31 ]ただし、この手法では、実際には高度な「トーテム ポール」出力が、高レベル (外部抵抗によって決定される) を駆動する際に大きな出力抵抗を持つ単純な出力段に変換されます。
1963年から1990年までのほとんどの集積回路と同様に、市販のTTLデバイスは通常、スルーホールまたはソケット実装用に、通常14～24ピンのデュアルインラインパッケージ（DIP）にパッケージ化されています[ 32 ]。エポキシプラスチック（PDIP）パッケージは、市販の温度範囲のコンポーネントによく使用され、セラミックパッケージ（CDIP）は、軍用温度範囲の部品に使用されました。
パッケージなしのビームリードチップダイは、ハイブリッド集積回路としてより大きなアレイに組み立てるために製造されました。軍事および航空宇宙用途の部品は、プリント基板への溶接またははんだ付けに適したリードを備えた、表面実装パッケージの一種であるフラットパックにパッケージ化されていました。現在では、多くのTTL互換デバイスが表面実装パッケージで入手可能であり、表面実装パッケージはスルーホールパッケージよりも幅広い種類が用意されています。
TTLは、ゲートへの入力を増やすために入力トランジスタの共通ベース領域にエミッタを追加するだけで済むため、バイポーラ集積回路に特に適しています。個別にパッケージ化されたトランジスタを使用する場合、すべてのトランジスタのコストが高額になるため、このような入力構造を採用することは困難です。しかし、集積回路では、追加のゲート入力用のエミッタを追加しても面積はわずかしか増えません。
少なくとも1つのコンピュータメーカーであるIBMは、TTLを使用した独自のフリップチップ集積回路を製造しました。これらのチップはセラミックマルチチップモジュールに実装されました。[ 33 ] [ 34 ]
TTL デバイスは、静止状態では同等のCMOSデバイスよりも大幅に多くの電力を消費しますが、クロック速度に対する電力消費の増加率は CMOS デバイスほど急激ではありません。 [ 35 ]現代のECL回路 と比較すると、TTL は消費電力が少なく、設計ルールも簡単ですが、大幅に低速です。設計者は、ECL デバイスと TTL デバイスを同じシステム内で組み合わせることで、全体的なパフォーマンスと経済性を最大限に高めることができますが、2 つのロジックファミリ間ではレベルシフトデバイスが必要です。TTL は、初期の CMOS デバイスよりも静電放電による損傷を受けにくいです。
TTLデバイスの出力構造上、出力インピーダンスはハイ状態とロー状態の間で非対称となるため、伝送線路の駆動には適していません。この欠点は、ケーブルを通して信号を送る必要がある場合に、専用のラインドライバデバイスで出力をバッファリングすることで通常克服されます。ECLは、対称的な低インピーダンス出力構造を持つため、このような欠点はありません。
TTLの「トーテムポール」出力構造では、上下のトランジスタが同時に導通している瞬間に電流が一時的に重なり合うことがあり、その結果、電源から大きな電流パルスが引き込まれます。これらのパルスは、複数の集積回路パッケージ間で予期せぬ形で結合し、ノイズマージンの低下や性能の低下につながる可能性があります。TTLシステムでは通常、 1つまたは2つのICパッケージごとにデカップリングコンデンサが設けられており、あるTTLチップからの電流パルスが別のチップへの電源電圧を一時的に低下させないようにしています。
1980年代半ば以降、複数のメーカーがTTL互換の入出力レベルを持つCMOSロジック互換品を提供しており、通常は同等のTTL部品と類似した部品番号と同一のピン配置となっています。例えば、74HCT00シリーズは、バイポーラ7400シリーズの部品と互換性のある代替品を多数提供していますが、CMOS技術を採用しています。（「HCT」の「T」は「TTL互換」を意味します。関連する74HC00シリーズもCMOS技術を採用していますが、TTL互換ではありません。）
技術の世代が進むにつれて、消費電力やスイッチング速度、あるいはその両方が改善された互換性のある部品が生産されるようになった。ベンダーはこれらのさまざまな製品ラインをショットキーダイオード付きTTLとして一律に販売したが、LSファミリーで使用されているような一部の基本回路は、むしろDTLとみなすことができる。[ 36 ]
基本的なTTLファミリの派生製品および後継製品には、ゲート伝搬遅延が10ns、 ゲートあたりの消費電力が10mW （電力遅延積（PDP）またはスイッチングエネルギーが約100pJ ）であるものが挙げられます。
ほとんどのメーカーは、商用および拡張温度範囲を提供しています。例えば、テキサス・インスツルメンツの7400シリーズ 部品は0～70 ℃、5400シリーズデバイスは軍用規格の温度範囲である-55～+125 ℃に対応しています。
軍事および航空宇宙用途向けには、特別な品質レベルと高い信頼性を備えた部品が用意されています。
宇宙用途向けには、耐放射線性デバイス（例えばSNJ54シリーズなど）が提供されています。
VLSIデバイスが登場する以前は、TTL集積回路は、 DEC VAXやData General Eclipseなどのミニコンピュータやミッドレンジメインフレームコンピュータのプロセッサの標準的な構成方法でした。ただし、一部のコンピュータファミリは独自のコンポーネント（例：Fairchild CTL）に基づいており、スーパーコンピュータやハイエンドメインフレームはエミッタ結合ロジックを使用していました。また、工作機械の数値制御装置、プリンタ、ビデオディスプレイ端末などの機器にも使用され、マイクロプロセッサの機能が向上するにつれて、アドレスデコーダやバスドライバなど、VLSI要素で実現された機能ブロックを結合する「グルーロジック」アプリケーションにも使用されるようになりました。Gigatron TTLは、 TTL集積回路のみで構成されたプロセッサの比較的新しい例（2018年）です。
TTLインバータは元々は論理レベルのデジタル信号を処理するように設計されていますが、アナログアンプとしてバイアスすることもできます。出力と入力の間に抵抗を接続すると、TTL素子は負帰還アンプとしてバイアスされます。このようなアンプはアナログ信号をデジタル領域に変換するのに役立つ場合がありますが、アナログ増幅が主な目的である場合は通常使用されません。[ 37 ] TTLインバータは、アナログ増幅能力が重要な水晶発振器にも使用できます。
TTLゲートは、入力が0.8Vから 2Vの範囲で変化する緩やかな入力信号に接続されている場合、意図せずアナログアンプとして動作する可能性があります 。入力がこの範囲にある場合、出力は不安定になることがあります。このような緩やかな入力は、出力回路で過剰な電力消費を引き起こす可能性もあります。このようなアナログ入力を使用する必要がある場合は、アナログ入力をデジタル値に確実に変換し、実質的に1ビットのA/Dコンバータとして動作する、シュミットトリガ入力を備えた専用のTTL部品が利用可能です。
TTLシリアルは、トランジスタの生の電圧レベルを使用したシングルエンドシリアル通信を指します。「low」は0、「high」は1を表します。[ 38 ] TTLシリアル上のUARTは、組み込みデバイスの一般的なデバッグインターフェイスです。グラフ電卓やNMEA 0183準拠のGPS受信機や魚群探知機などのハンドヘルドデバイスも、TTLを使用したUARTをよく使用します。TTLシリアルは事実上の標準にすぎません。厳密な電気的ガイドラインはありません。ドライバ/レシーバモジュールは、TTLと長距離シリアル標準間のインターフェイスを提供します。1つの例として、 RS-232との間で変換を行うMAX232があります。[ 39 ]
差動TTLは、差動ペアを介して伝送されるTTLシリアルであり、補数レベルによりノイズ耐性が大幅に向上します。RS -422信号とRS-485信号の両方をTTLレベルを使用して生成できます。[ 40 ]
ccTalkはTTL電圧レベルに基づいています。
[74シリーズ]デバイスは通常、プラスチック製の14ピン、16ピン、または24ピンのデュアルインラインパッケージ（DIP）に封入されています。
