NMOSまたはnMOSロジック(N型金属酸化物半導体の略)は、n型(-)MOSFET(金属酸化物半導体電界効果トランジスタ)を使用して、論理ゲートやその他のデジタル回路を実現します。[ 1 ] [ 2 ]
NMOSトランジスタは、p型トランジスタ本体に反転層を形成することで動作します。この反転層はnチャネルと呼ばれ、n型ソース端子とドレイン端子の間で電子を伝導することができます。nチャネルは、ゲートと呼ばれる3番目の端子に電圧を印加することで形成されます。他のMOSFETと同様に、nMOSトランジスタには、カットオフ(またはサブスレッショルド)、トライオード、飽和(アクティブとも呼ばれる)、および速度飽和の4つの動作モードがあります。
NMOSのAND論理は、デフォルトでANDとなるため、NMOSコンポーネントでは、 CMOS 6502には存在しない6502の「不正なオペコード」など、異常なグリッチやバグが発生することがあります。コモドールのVIC-IIチップのように、チップの論理に存在するバグがプログラマによってグラフィック効果のために悪用されたケースもあります。
長年にわたり、NMOS回路は、より低速なpチャネルトランジスタを使用する必要があった同等のPMOSおよびCMOS回路よりもはるかに高速でした。また、NMOSはCMOSよりも製造が容易でした。CMOSはp基板上の特殊なnウェルにpチャネルトランジスタを実装する必要があり、バスの競合による損傷を受けにくく、静電放電による損傷にもそれほど脆弱ではないためです。NMOS(および他のほとんどのロジックファミリ)の主な欠点は、出力が定常状態(NMOSの場合は低レベル)であっても、ロジックゲートに直流電流を流さなければならないことです。これは静的電力損失、つまり回路がスイッチングしていないときでも電力消費が発生することを意味し、消費電力の増加につながります。
NMOS回路のもう一つの欠点は、発熱量です。トランジスタの状態を維持するために回路に一定の電流を流し続ける必要があるため、NMOS回路は動作中にかなりの熱を発生し、デバイスの信頼性を低下させる可能性があります。これは、1970年代の初期の大規模ゲートプロセスノードにおいて特に問題となりました。対照的に、CMOS回路は、トランジスタ数が100万個に近づかない限り、ほとんど熱を発生しません。
1970年代から1980年代初頭にかけて、CMOS部品は比較的珍しく、部品番号に「C」が付くのが一般的でした。1980年代を通して、NMOSとCMOSの両方の部品が広く使用され、10年が進むにつれてCMOSの普及が進みました。CPUやグラフィックプロセッサなどの能動的な処理を行う部品には、メモリチップなどの受動部品に比べて製造コストが安く、処理速度も速いNMOSが好まれました。また、Motorola 68030などの一部のチップは、 NMOSとCMOSの両方のセクションを備えたハイブリッド型でした。1990年代以降、集積回路ではCMOSがほぼ普遍的に使用されています。
さらに、ダイオード・トランジスタ論理、トランジスタ・トランジスタ論理、エミッタ結合論理などと同様に、非対称な入力論理レベルにより、NMOSおよびPMOS回路はCMOSよりもノイズの影響を受けやすくなります。これらの欠点があるため、CMOSは当初、バイポーラトランジスタで構成された論理ゲートに比べて非常に低速であったにもかかわらず、マイクロプロセッサなどのほとんどの高速デジタル回路では、これらのタイプのほとんどがCMOS論理に取って代わられました。
MOSは金属酸化物半導体の略で、これはMOSトランジスタが元々、主に1970年代以前に、アルミニウムなどの金属ゲートを用いて製造されていたことを反映しています。しかし、1970年頃からは、ほとんどのMOS回路は、フェアチャイルド・セミコンダクターのフェデリコ・ファギンが最初に開発した技術である、多結晶シリコン製の自己整合ゲートを使用するようになりました。これらのシリコンゲートは、現在でもほとんどのタイプのMOSFETベースの集積回路で使用されていますが、2000年代初頭には、高性能マイクロプロセッサなどの特定の高速回路向けに、金属ゲート(AlまたはCu)が再び使用されるようになりました。
MOSFETはn型エンハンスメントモードトランジスタで、論理ゲート出力と負電源電圧(通常はグランド)の間に、いわゆる「プルダウンネットワーク」(PDN)として配置されています。正電源電圧と各論理ゲート出力の間には、プルアップ(抵抗器とみなせる「負荷」、下記参照)が配置されています。論理インバータを含む任意の論理ゲートは、並列回路および/または直列回路のネットワークを設計することで実現できます。特定のブール入力値の組み合わせに対する目的の出力がゼロ(または偽)の場合、PDNがアクティブになり、少なくとも1つのトランジスタが負電源と出力の間に電流経路を許容します。これにより負荷の両端に電圧降下が生じ、出力の電圧が低くなり、ゼロを表します。
例として、 NMOS回路で実装されたNORゲートを以下に示します。入力Aまたは入力Bのいずれかがハイ(論理1、=真)の場合、それぞれのMOSトランジスタは出力と負電源間の非常に低い抵抗として機能し、出力をロー(論理0、=偽)にします。AとBの両方がハイの場合、両方のトランジスタが導通し、接地への抵抗がさらに低くなります。出力がハイになるのは、両方のトランジスタがオフの場合のみであり、これはAとBの両方がローの場合にのみ発生するため、NORゲートの真理値表を満たします。
MOSFETは抵抗器として動作させることができるため、回路全体をnチャネルMOSFETのみで構成できます。NMOS回路は、ローからハイへの遷移が遅いです。ハイからローに遷移するとき、トランジスタは低い抵抗値を提供し、出力の容量電荷は非常に速く放電されます(非常に低い抵抗器を通してコンデンサを放電するのと同様)。しかし、出力と正の電源レール間の抵抗ははるかに大きいため、ローからハイへの遷移には時間がかかります(高値の抵抗器を通してコンデンサを充電するのと同様)。より低い値の抵抗器を使用するとプロセスが高速化されますが、静的電力損失も増加します。ただし、ゲートを高速化するより良い(そして最も一般的な)方法は、負荷としてエンハンスメントモードトランジスタの代わりにデプレッションモードトランジスタを使用することです。これはデプレッションロードNMOSロジックと呼ばれます。
MOSFETは、1959年にベル研究所のエジプト人エンジニア、モハメド・M・アタラと韓国人エンジニア、ダウォン・カンによって発明され、1960年に実証されました。 [ 3 ]彼らは20μmプロセスでPMOSとNMOSの両方のデバイスを製造しました。しかし、NMOSデバイスは実用的ではなく、PMOSタイプのみが実用的でした。[ 4 ]
1965年、フェアチャイルド・セミコンダクターのChih-Tang Sah、Otto Leistiko、Andrew Groveは、チャネル長が8μmから65μmのNMOSデバイスをいくつか製造した。[ 5 ] IBMのDale L. CritchlowとRobert H. Dennardも1960年代にNMOSデバイスを製造した。IBM初のNMOS製品は、1kbのデータと50~100nsのアクセス時間を持つメモリチップで、1970年代初頭に量産化された。これにより、1970年代にはMOS半導体メモリが、それまでのバイポーラおよびフェライトコアメモリ技術に取って代わった。[ 6 ]
1970年代初頭の初期のマイクロプロセッサはPMOSプロセッサであり、当初は初期のマイクロプロセッサ業界を支配していました。[ 7 ] 1973年、 NECのμCOM -4は、鈴木宗一率いる5人の研究者からなるNEC LSIチームによって製造された初期のNMOSマイクロプロセッサでした。 [ 8 ] [ 9 ] 1970年代後半には、NMOSマイクロプロセッサがPMOSプロセッサを追い越しました。[ 7 ] CMOSマイクロプロセッサは1975年に導入されました。[ 7 ] [ 10 ] [ 11 ]しかし、CMOSプロセッサが支配的になったのは1980年代になってからです。[ 7 ]
CMOSは当初NMOSロジックよりも低速であったため、1970年代にはコンピュータでNMOSがより広く使用されました。[ 12 ] Intel 5101 (1 kb SRAM ) CMOSメモリチップ(1974)のアクセス時間は800 nsでしたが、[ 13 ] [ 14 ]当時最速のNMOSチップであるIntel 2147 (4 kb SRAM) HMOSメモリチップ(1976)のアクセス時間は55/70 nsでした。[ 12 ] [ 14 ] 1978年、増原俊明率いる日立の研究チームは、 3 μmプロセスで製造されたHM6147 (4 kb SRAM)メモリチップとともに、ツインウェルHi-CMOSプロセスを発表しました。[ 12 ] [ 15 ]日立の HM6147 チップは、Intel 2147 HMOS チップの性能 (55/70 ns アクセス) に匹敵することができたが、HM6147 は2147 (110 mA) よりも大幅に少ない電力 (15 mA ) を消費した。同等の性能と大幅に少ない電力消費により、ツインウェル CMOS プロセスは最終的に1980 年代にコンピュータ用半導体製造プロセスとして NMOS を凌駕した。 [ 12 ] [ 7 ]