超大規模集積回路( VLSI ) は、数百万または数十億のMOS トランジスタを1 つのチップに組み合わせて集積回路(IC)を作成するプロセスです。VLSI は、 MOS 集積回路(金属酸化膜半導体) チップが開発され、その後広く採用され、複雑な半導体および通信技術を可能にした 1970 年代に始まりました。マイクロプロセッサとメモリ チップはVLSI デバイスです。
VLSI 技術が導入される前は、ほとんどの IC が実行できる機能は限られていました。電子回路は、CPU、ROM、RAM、その他のグルー ロジックで構成されていました。VLSI により、IC 設計者はこれらすべてを1 つのチップに統合できるようになりました。

歴史
背景
トランジスタの歴史は、1920年代にさかのぼります。当時、数人の発明家が固体ダイオードの電流を制御して三極管に変換するデバイスの開発に取り組みました。第二次世界大戦後、シリコンとゲルマニウムの結晶をレーダー探知機として使用することで製造と理論が改善され、成功しました。レーダーに取り組んでいた科学者は、固体デバイスの開発に戻りました。 1947年にベル研究所で最初のトランジスタが発明され、電子工学の分野は真空管から固体デバイスに移行しました。[1]
1950 年代の電気技術者たちは、小型トランジスタの発明によって、はるかに高度な回路を製作できる可能性を見出しました。しかし、回路が複雑になるにつれ、問題も生じました。[2]問題の 1 つは回路の大きさです。コンピュータのような複雑な回路は速度に依存します。部品が大きいと、それらを接続する配線が長くなります。電気信号が回路を通過するのに時間がかかり、コンピュータの速度が低下します。[2]
ジャック・キルビーとロバート・ノイスによる集積回路の発明は、すべての部品とチップを半導体材料の同じブロック(モノリス)から作ることによってこの問題を解決しました。[3] 回路を小さくすることができ、製造プロセスを自動化することができました。これにより、すべての部品を単結晶シリコンウェーハに統合するというアイデアが生まれ、1960年代初頭には小規模集積回路(SSI)、1960年代後半には中規模集積回路(MSI)が生まれました。[4]
超LSI
ゼネラル・マイクロエレクトロニクス社は1964年に最初の商用MOS 集積回路を発表しました。[5] 1970年代初頭には、MOS集積回路技術により、1つのチップに10,000個以上のトランジスタを集積できるようになりました。 [6]これにより、1970年代と1980年代にVLSIへの道が開かれ、1つのチップに数万個のMOSトランジスタが集積されました(後に数十万、数百万、そして現在では数十億個)。
最初の半導体チップには、それぞれ 2 つのトランジスタが搭載されていました。その後の進歩により、トランジスタの数が増え、その結果、時間の経過とともに、より多くの個別の機能またはシステムが統合されるようになりました。最初の集積回路には、ダイオード、トランジスタ、抵抗器、コンデンサなど、おそらく 10 個程度のデバイスしか搭載されておらず、1 つのデバイス上に 1 つ以上の論理ゲートを製造することができました。現在では、小規模集積回路(SSI) として知られていますが、技術の進歩により、数百の論理ゲートを備えた中規模集積回路(MSI) と呼ばれるデバイスが生まれました。さらに進歩すると、大規模集積回路(LSI)、つまり、少なくとも 1,000 の論理ゲートを備えたシステムが生まれました。現在のテクノロジーはこの水準をはるかに超えて進歩しており、今日のマイクロプロセッサには、数百万のゲートと数十億の個別のトランジスタが搭載されています。
かつては、VLSI を超えるさまざまなレベルの大規模集積回路に名前を付けて調整する取り組みがありました。超大規模集積回路(ULSI) などの用語が使用されていました。しかし、一般的なデバイスで使用できるゲートとトランジスタの数が膨大になったため、このような細かい区別は意味をなさなくなりました。VLSI を超えるレベルの集積回路を示す用語は、現在では広く使用されていません。
2008 年、10 億トランジスタのプロセッサが市販されました。これは、半導体製造が当時の最新世代の65 nmプロセッサから進歩するにつれて、より一般的になりました。現在の設計は、初期のデバイスとは異なり、広範な設計自動化と自動ロジック合成を使用してトランジスタをレイアウトし、結果として得られるロジック機能の複雑さのレベルを高めています。SRAM (静的ランダム アクセス メモリ) セルなどの特定の高性能ロジック ブロックは、最高の効率を確保するために、今でも手作業で設計されています。[引用が必要]
構造化された設計
構造化 VLSI 設計は、カーバー ミードとリン コンウェイが考案したモジュール方式で、相互接続ファブリック領域を最小限に抑えてマイクロチップ領域を節約します。これは、アバットメントによる配線を使用して相互接続できる長方形のマクロ ブロックを繰り返し配置することで実現されます。例としては、加算器のレイアウトを等しいビット スライス セルの行に分割することが挙げられます。複雑な設計では、この構造化は階層的なネストによって実現できます。[7]
構造化 VLSI 設計は 1980 年代初頭には人気があったが、後に配置配線ツールの登場により配線によって多くの領域が無駄になったため人気を失った[要出典]。これはムーアの法則の進歩により許容されるようになった。1970年代半ばにハードウェア記述言語KARL を発表したとき、ライナー・ハルテンシュタインは「構造化 VLSI 設計」 (当初は「構造化 LSI 設計」) という用語を作り出した。これは、混沌としたスパゲッティ構造のプログラムを回避するために手順のネストを行うエドガー・ダイクストラの構造化プログラミング手法を反映したものだ。
困難
マイクロプロセッサはテクノロジのスケーリングによって複雑化しており、マイクロプロセッサの設計者は、設計面を超えてポストシリコンを見据えることを余儀なくされるいくつかの課題に直面しています。
- プロセス変動–フォトリソグラフィー技術が光学の基本法則に近づくにつれて、ドーピング濃度とエッチングされたワイヤの高精度化が難しくなり、変動によるエラーが発生しやすくなっています。設計者は、チップが製造準備が整ったと認定される前に、複数の製造プロセスコーナーをシミュレートするか、変動の影響に対処するためのシステムレベルの技術を使用する必要があります。[8] [9]
- より厳格な設計ルール– スケーリングに伴うリソグラフィとエッチングの問題により、レイアウトの設計ルールチェックはますます厳しくなっています。設計者は、カスタム回路をレイアウトする際に、増え続けるルールのリストを念頭に置く必要があります。カスタム設計のオーバーヘッドは現在、転換点に達しており、多くの設計会社が設計プロセスを自動化するために電子設計自動化(EDA) ツールに切り替えることを選択しています。 [10]
- タイミング/設計の収束–クロック周波数が増加する傾向にあるため、設計者はチップ全体にわたってこれらの高周波クロック間のクロックスキューを低く保ち、分配することがより困難になっていることに気づいています。これにより、すべてのコアの計算能力を使用することで、クロック周波数が低くても全体的な速度向上が得られるため、マルチコアおよびマルチプロセッサアーキテクチャへの関心が高まっています。 [11]
- ファーストパスの成功–ダイのサイズが縮小し (スケーリングによる)、ウェーハのサイズが大きくなる (製造コストの低下による) と、ウェーハあたりのダイの数が増え、適切なフォトマスクを作成する複雑さが急速に増します。最新のテクノロジ用のマスク セットは数百万ドルかかる場合があります。この非経常的な費用は、シリコンのエラーを見つけるために複数の「スピン サイクル」を必要とする古い反復哲学を阻止し、ファーストパス シリコンの成功を促進します。この新しい設計フローを支援するために、製造向け設計 ( DFM )、テスト向け設計 ( DFT )、X 向け設計など、いくつかの設計哲学が開発されました。[12]
- エレクトロマイグレーション
参照
- 特定用途向け集積回路
- カリフォルニア工科大学コズミックキューブ
- インターフェースロジックモデル
- 半導体製造工場一覧
- ミード・コンウェイVLSIチップ設計革命
- ニューロモルフィックエンジニアリング
- 多結晶シリコン
- システムオンチップ(SoC)
参考文献
- ^ Zorpette, Glenn (2022年11月20日). 「最初のトランジスタの仕組み」. IEEE Spectrum .
- ^ ab 「集積回路の歴史」Nobelprize.org。2018年6月29日時点のオリジナルよりアーカイブ。2012年4月21日閲覧。
- ^ 「BBC - 歴史 - 歴史上の人物: キルビーとノイス (1923-2005)」。www.bbc.co.uk。2024年8月10日閲覧。
- ^ O'Regan, Gerard (2016)、O'Regan, Gerard (編)、「集積回路の発明とシリコンバレーの誕生」、コンピューティングの歴史入門:コンピューティングの歴史入門、学部生向けコンピュータサイエンスのトピック、Cham:Springer International Publishing、pp. 93–100、doi:10.1007/978-3-319-33138-6_7、ISBN 978-3-319-33138-6、 2024年8月10日閲覧
- ^ 「1964年: 最初の商用MOS ICの導入」。コンピュータ歴史博物館。
- ^ ヒッティンガー、ウィリアム C. (1973)。「金属酸化物半導体技術」。サイエンティフィック・アメリカン。229 ( 2 ): 48–59。Bibcode :1973SciAm.229b..48H。doi :10.1038/scientificamerican0873-48。ISSN 0036-8733。JSTOR 24923169 。
- ^ Jain, BK (2009年8月)。デジタルエレクトロニクス - BK Jain 著の現代的アプローチ。Global Vision Publishing House。ISBN 9788182202153. 2017年5月2日閲覧。
- ^ Wu, Qiang; Li, Yanli; Yang, Yushu; Chen, Shoumian; Zhao, Yuhang (2020年6月26日). 「フォトリソグラフィー技術の発展を導く法則とフォトリソグラフィープロセスの設計方法論」. 2020年中国半導体技術国際会議 (CSTIC) . IEEE. pp. 1–6. doi :10.1109/CSTIC49141.2020.9282436. ISBN 978-1-7281-6558-5。
- ^ 「VLSI設計の課題を探る:複雑性を乗り越えて成功へ」InSemi Tech 2024年8月10日閲覧。
- ^ Wang, Laung-Terng; Chang, Yao-Wen; Cheng, Kwang-Ting (Tim) (2009 年 2 月)。電子設計自動化: 合成、検証、テスト。米国カリフォルニア州サンフランシスコ: Morgan Kaufmann Publishers Inc. ISBN 978-0-08-092200-3。
- ^ 「STAのクロックスキュー」。2024年6月23日。 2024年8月10日閲覧。
- ^ Rieger, Michael L. (2019年11月26日). 「VLSI値のスケーリングとリソグラフィーの回顧」. Journal of Micro/Nanolithography, MEMS, and MOEMS . 18 (4): 040902. Bibcode :2019JMM&M..18d0902R. doi :10.1117/1.JMM.18.4.040902. ISSN 1932-5150.
さらに読む
- Baker, R. Jacob (2010). CMOS: 回路設計、レイアウト、シミュレーション、第 3 版。Wiley- IEEE。p . 1174。ISBN 978-0-470-88132-3。
- Weste, Neil HE & Harris, David M. (2010). CMOS VLSI 設計: 回路とシステムの観点、第 4 版。ボストン: Pearson/Addison-Wesley。p. 840。ISBN 978-0-321-54774-3。
- Chen, Wai-Kai (2007)。『VLSI ハンドブック』。フロリダ州ボカラトン: CRC/Taylor & Francis。ISBN 978-1-4200-0596-7. OCLC 83977431.
- Mead, Carver A. ; Conway, Lynn (1980). VLSI システム入門. ボストン: Addison-Wesley. ISBN 0-201-04358-0。
外部リンク
- ブラウン大学におけるVLSIシステムの設計と実装に関する講義
- VLSIシステムの設計
