Loading article…
ウェーハテストは、半導体デバイス製造工程において、バックエンド・オブ・ライン（BEOL）の後、ICパッケージングの前に実施される工程です。
通常、2種類のテストが行われます。非常に基本的なウェーハパラメータテスト（WPT）は、ウェーハ製造プロセスが正常に実行されたことを確認するために、各ウェーハ上のいくつかの場所で実行されます。WPTでは、トランジスタのしきい値電圧やゲイン、相互接続抵抗、容量、ダイオードなどのパラメータをテストするための個別のテスト構造が設けられています。通常、スクライブラインに設けられる構造を使用してWPTを行うことで、デバイス性能に関するかなりの情報が得られます。[ 1 ] [ 2 ] [ 3 ]
WPT（ウェハー・プロセス・テスト）の後、ウェハー上の個々の集積回路すべてに対して、特殊なテストパターンを適用して、ウェハー機能テスト（WFT）（ダイソートとも呼ばれる）が徹底的に実施されます。WFTに使用されるテスターは通常非常に高価です（半導体テストシステムの例として、テラダイン社を参照）。WFTの「歩留まり」は、製造プロセス全体の経済的成果を決定する上で重要なテストとして認識されています。
WPTとWFTはどちらも、ウェーハプローバと呼ばれるウェーハハンドラーを使用して実行されます。ウェーハプローバは、プローブカードと呼ばれる微細な針またはプローブのアレイをウェーハ（ウェーハチャックに真空マウントされている）に電気的に接触させます。WPTとWFTでは異なるプローブカードが使用され、WFTカードはチップのボンドパッドに接触します。各テストの後、プローバはウェーハを次のテスト位置に移動します。ウェーハプローバは、ウェーハをキャリア（またはカセット）からロードおよびアンロードする役割を担い、ウェーハ上のコンタクトパッドとプローブの先端との正確な位置合わせを保証するのに十分な精度でウェーハを位置合わせできる自動パターン認識光学系を備えています。
特定のダイのすべてのテストパターンが合格すると、その位置はICパッケージング中に後で使用するために記憶されます。従来、不合格の回路はダイの中央に小さなインクの点でマークされていましたが、現在ではこの情報はウェーハマップと呼ばれるファイルに保存されます。このウェーハマップはダイアタッチメントプロセスに送られ、そこで良品ダイのみが選択されます。インクの点が使用されていたときは、後続のダイハンドリング装置のビジョンシステムがインクの点を認識していました。スタックドチップスケールパッケージ（SCSP）やシステムインパッケージ（SiP）などの今日のマルチダイパッケージでは、既知のテスト済みダイ（KTD）と既知の良品ダイ（KGD）を識別するための非接触（RF）プローブの開発が、システム全体の歩留まりを向上させるために重要です。
特定のケースでは、一部のテストには合格するものの、すべてのテストには合格しないチップでも、機能が制限された製品として使用できる場合があります。最も一般的な例は、メモリの一部のみが機能するメモリチップです。このような場合、メモリ容量は小さくなりますが、低価格の部品として販売されることがあります。また、別の特定のケースでは、予備の回路を用いて（例えばレーザー修理によって）欠陥のあるチップを修理できる場合もあります。
ICパッケージング後、パッケージ化されたチップはICテスト段階で再度テストされます。このテストは通常、WFTと同じ、または非常に類似したテストとテスターで行われます。そのため、WFTは不要な冗長なステップだと考えられるかもしれません。しかし、不良ダイを除去することで、不良デバイスのパッケージングにかかる多大なコストを削減できるため、通常はそうではありません。ただし、WFTの歩留まりが非常に高く、ウェハーテストのコストが不良デバイスのパッケージングコストよりも高くなる場合は、ウェハーテストのステップを完全に省略し、チップをブラインドアセンブリすることができます。