Loading article…
低消費電力電子機器とは、通常よりも消費電力を抑えるように設計された電子機器であり、多くの場合、何らかの代償を伴います。例えば、ノートパソコンのプロセッサは通常、デスクトップパソコンのプロセッサよりも消費電力が少ないですが、コンピュータの性能が犠牲になっています。[ 1 ]
電子機器の消費電力を削減しようとする初期の試みは、腕時計の開発に関連していた。電子時計は電源として電気を必要とし、一部の機械式ムーブメントやハイブリッド電気機械式ムーブメントも電気を必要とする。通常、電気は交換可能なバッテリーによって供給される。時計における電気の最初の使用は、ゼンマイの代替として、巻き上げの必要性をなくすためであった。最初の電気駆動時計であるハミルトン・エレクトリック500は、1957年にペンシルベニア州ランカスターのハミルトン・ウォッチ・カンパニーによって発売された。
最初のクォーツ腕時計は1967年に製造され、アナログ針を使って時刻を表示していた。[ 2 ]
腕時計用電池（厳密には電池は複数のセルから構成されているため、セルと呼ぶ方が適切）は、その用途に合わせて特別に設計されています。非常に小型で、非常に長い期間（数年以上）にわたって微量の電力を継続的に供給します。電池交換には、時計修理店や時計販売店への持ち込みが必要となる場合があります。充電式電池は、一部のソーラー式腕時計に使用されています。
最初のデジタル電子時計は、 1970年に製造されたパルサーLEDプロトタイプでした。 [ 3 ]デジタルLED時計は非常に高価で、1975年にテキサス・インスツルメンツがプラスチックケースにLED時計を量産し始めるまで、一般消費者の手の届かないものでした。
LEDディスプレイを搭載したほとんどの腕時計は、LEDが消費電力が非常に大きいため連続して動作させることができず、ユーザーが数秒間ボタンを押して時刻を表示する必要がありました。LEDディスプレイを搭載した腕時計は数年間人気がありましたが、すぐにLEDディスプレイは液晶ディスプレイ（LCD）に取って代わられました。LCDはバッテリーの消費電力が少なく、常にディスプレイが見え、時刻を見るためにボタンを押す必要がないため、はるかに便利でした。暗闇でのみ、ボタンを押して小さな電球でディスプレイを点灯させる必要があり、その後LEDが点灯するようになりました。[ 4 ]
今日のほとんどの電子時計は32.768 KHzの水晶発振器を使用しています。[ 2 ]
2013年現在、腕時計専用に設計されたプロセッサは、今日製造されているプロセッサの中で最も低消費電力のものであり、多くの場合、 4ビット、32.768kHz のプロセッサである。
パーソナルコンピュータが最初に開発された頃は、消費電力は問題ではありませんでした。しかし、ポータブルコンピュータの開発に伴い、コンピュータをバッテリーパックで動作させる必要が生じたため、処理能力と消費電力の妥協点を探す必要が生じました。当初、ほとんどのプロセッサは、最初のCompaq Portableで使用されたIntel 8088のように、コア回路とI/O回路の両方を5ボルトで動作させていました。その後、消費電力を下げるために、3.5ボルト、3.3ボルト、2.5ボルトに下げられました。例えば、Pentium P5のコア電圧は、1993年の5Vから1997年には2.5Vに低下しました。
電圧が低いと全体の消費電力も低くなり、既存のバッテリー技術でシステムを実行するコストが下がり、動作時間が長くなります。これは、ポータブルシステムやモバイルシステムにとって非常に重要です。バッテリー動作を重視する傾向が、プロセッサ電圧を下げる技術の進歩を促してきました。これは、バッテリー寿命に大きな影響を与えるためです。2つ目の大きな利点は、電圧が低くなり、したがって消費電力も少なくなるため、発熱量が少なくなることです。発熱量の少ないプロセッサは、システム内にコンパクトに搭載でき、寿命も長くなります。3つ目の大きな利点は、発熱量が少なく消費電力の少ないプロセッサは、より高速に動作させることができることです。電圧を下げることは、プロセッサのクロック周波数をどんどん高くしていくための重要な要素の1つです。 [ 5 ]
集積回路の演算素子の密度と速度は、ムーアの法則で示される傾向に従って、数十年にわたり指数関数的に増加してきました。この指数関数的な改善傾向はいずれ終焉を迎えると一般的に考えられていますが、その時点までに集積回路がどれほど高密度かつ高速になるかは正確には不明です。従来の半導体材料を用いてMOSFETトランジスタのチャネル長を6.3ナノメートルとした動作デバイスが実証されており、MOSFETゲートとしてカーボンナノチューブを用いたデバイスも構築され、チャネル長は約1ナノメートルとなっています。集積回路の密度と演算能力は、主に電力消費の問題によって制限されています。
新しいパーソナルコンピュータの全体的な消費電力は、年間約22%の成長率で増加しています。[ 6 ] この消費量の増加は、単一のCMOSロジックゲートが状態を変更するために消費するエネルギーが、微細化によってムーアの法則に従って指数関数的に減少しているにもかかわらず発生しています。[ 6 ]
集積回路チップには、ゲート・チャネル間容量のように意図的に形成されたものと、電気的に接続されていない導体間など意図せず形成されたものを含め、多くの容量性負荷が存在します。回路の状態が変化すると、これらの寄生容量にかかる電圧が変化し、蓄積されるエネルギー量も変化します。容量性負荷が抵抗素子を通して充電および放電される際、コンデンサに蓄積されるエネルギー量に匹敵する量のエネルギーが熱として放出されます。
状態変化に対する放熱の影響は、与えられた電力予算内で実行できる演算量を制限することです。デバイスの小型化によって寄生容量の一部は減少しますが、集積回路チップ上のデバイス数は、個々のデバイスの容量減少を補うのに十分すぎるほど増加しています。動的ロジックなどの一部の回路は、正常に動作するために最低限のクロックレートを必要とし、有用な演算を実行していない場合でも「動的電力」を浪費します。RCA 1802 が最も有名ですが、 WDC 65C02、Intel 80C85、Freescale 68HC11などの後期のチップや、その他のCMOSチップなど、他の回路は、最低限のクロックレートを必要としない「完全静的ロジック」を使用し、「クロックを停止」して状態を無期限に保持できます。クロックが停止しているときは、このような回路は動的電力を使用しませんが、リーク電流によってわずかな静的電力消費が発生します。
回路の寸法が縮小するにつれて、サブスレッショルドリーク電流がより顕著になります。このリーク電流は、スイッチングが行われていないときでも電力消費を引き起こします（静的電力消費）。最新のチップでは、この電流は一般的にICの消費電力の半分を占めます。
しきい値電圧を上げて電源電圧を下げることで、サブスレッショルドリークによる損失を低減できます。しかし、これらの変更はいずれも回路の速度を著しく低下させます。この問題を解決するため、最新の低消費電力回路の中には、デュアル電源電圧を採用し、回路の重要なパスの速度を向上させ、重要でないパスの消費電力を低減するものがあります。さらに、性能を大きく損なうことなく消費電力をさらに削減するために、回路の異なる部分に異なるトランジスタ（しきい値電圧が異なるもの）を使用する回路もあります。
消費電力を削減するために使用されるもう 1 つの方法は、パワー ゲーティングです。[ 7 ]スリープ トランジスタを使用して、使用されていないときにブロック全体を無効にします。長期間休止状態にあり、定期的なアクティビティを実行するために「起動」するシステムは、多くの場合、アクティビティを監視する隔離された場所にあります。これらのシステムは一般的にバッテリーまたは太陽光発電で動作するため、消費電力の削減はこれらのシステムの重要な設計上の問題です。機能しているがリークのあるブロックが使用されるまでシャットダウンすることで、リーク電流を大幅に削減できます。一度に短時間しか動作しない一部の組み込みシステムでは、これにより消費電力を劇的に削減できます。
状態変化に伴う電力オーバーヘッドを低減するための他の2つのアプローチも存在します。1つは、デュアル電圧CPUのように回路の動作電圧を下げること、もう1つは、状態変化に伴う電圧変化を低減することです（状態変化のみを行い、ノード電圧を電源電圧のごく一部だけ変更する、例えば低電圧差動信号方式）。このアプローチは、回路内の熱雑音によって制限されます。回路が雑音に耐性を持つためには、状態切り替え電圧が特性電圧（デバイス温度とボルツマン定数に比例）を超える必要があります。これは通常、外部温度100 ℃ （約4kT、Tはデバイスの内部温度（ケルビン） 、kはボルツマン定数）のデバイスの場合、50～100mV程度です。
2つ目のアプローチは、主に抵抗性ではない経路を通して容量性負荷に電荷を供給しようとするものです。これが断熱回路の原理です。電荷は、可変電圧誘導電源、または可逆論理回路内の他の要素から供給されます。どちらの場合も、電荷転送は主に非抵抗性負荷によって制御されなければなりません。実際的な経験則として、これは信号の変化率が、駆動される回路のRC時定数によって決まる変化率よりも遅くなければならないことを意味します。言い換えれば、単位計算あたりの消費電力の削減は、計算の絶対速度の低下という代償を伴います。実際には、断熱回路は構築されてきましたが、実用的な回路において計算能力を大幅に削減することは困難でした。
最後に、特定の演算に伴う状態変化の数を減らすためのいくつかの手法があります。クロック付き論理回路では、クロックゲーティング技術を用いて、特定の演算に不要な機能ブロックの状態変化を回避します。より極端な方法として、非同期論理方式では、外部から供給される特定のクロックを必要としない回路を実装します。これらの手法はどちらも集積回路設計において様々な程度で用いられていますが、それぞれ実用上の限界に達しているようです。
望ましい無線通信スループットに必要なバッテリー電力を削減するためのさまざまな技術があります。[ 8 ] 一部のワイヤレスメッシュネットワークは、送信に必要なバッテリー電力を削減する「スマート」な低電力ブロードキャスト技術を使用しています。これは、電力認識プロトコルと共同電力制御システムを使用することで実現できます。
2007年には平均的なIT予算の約10%がエネルギーに費やされ、ITのエネルギーコストは2010年までに50%に上昇すると予想されていた。[ 9 ]
電源装置と冷却システムの重量とコストは、一般的に、一度に使用できる最大電力に依存します。過度の熱によってシステムが永久的に損傷するのを防ぐ方法は2つあります。ほとんどのデスクトップコンピュータは、最大周波数、最大ワークロード、および最悪の環境における最悪のCPU電力損失に基づいて電源装置と冷却システムを設計しています。重量とコストを削減するために、多くのノートパソコンは、予想される最大周波数、一般的なワークロード、および一般的な環境をやや上回る、はるかに低い熱設計電力に基づいて設計された、はるかに軽量で低コストの冷却システムを使用することを選択します。通常、このようなシステムは、CPUダイの温度が高くなりすぎるとクロックレートを下げ（スロットリング）、冷却システムが処理できるレベルまで電力損失を減らします。
埋め込み型医療機器は、低消費電力エレクトロニクスの最も要求の厳しい用途の1つであり、バッテリー交換手術を必要とせずに、人体内で数年から数十年にわたって確実に動作する必要があります。心臓ペースメーカー、人工内耳、神経刺激装置、埋め込み型除細動器などは、超低消費電力回路設計に大きく依存する機器です。[ 10 ]
例えば、ペースメーカーは数十マイクロアンペアの電流しか消費しないため、ヨウ化リチウム電池で10年以上交換せずにデバイスを稼働させることができます。[ 11 ]設計戦略には、電流消費を最小限に抑えるためにCMOSトランジスタを弱反転領域で動作させること、積極的な電圧スケーリング、非アクティブな回路ブロックをシャットダウンするためのパワーゲーティング、心拍や体の動きからの機械エネルギーを電力に変換するなどのエネルギーハーベスティング技術の使用が含まれます。
埋め込み型医療機器の厳しい電力制約は、信号取得フロントエンド、デジタル信号プロセッサ、無線テレメトリリンクなど、あらゆるサブシステムに厳しい制限を課します。その結果、埋め込み型医療機器は超低消費電力集積回路設計における大きなイノベーションを牽引し、この分野で開発された技術は低消費電力エレクトロニクス全般に広範な影響を与えています。
現在、平均的なIT予算の約10%を占めるエネルギーコストは、2010年までに50%に上昇する可能性がある。
