Loading article…
集積回路（IC ）は、マイクロチップまたは単にチップとも呼ばれ、トランジスタ、抵抗器、コンデンサなどのさまざまな電子部品とそれらの相互接続から形成される電子回路のコンパクトな集合体です。 [ 1 ]これらの部品は、最も一般的にはシリコンなどの半導体材料の薄くて平らな片（「チップ」）上に製造されます。[ 1 ]集積回路は、データ処理、制御、ストレージなどの機能を実行する、コンピュータ、スマートフォン、テレビなどのさまざまな電子機器に不可欠です。デバイスの小型化、性能の向上、コストの削減を可能にすることで、電子機器の分野を変革しました。
個別部品から構成されるアセンブリと比較して、集積回路は桁違いに小型で、高速、高エネルギー効率、低コストであり、非常に多くのトランジスタを搭載することが可能です。その大量生産能力、高い信頼性、そして標準化されたモジュール設計アプローチにより、個別トランジスタを用いた設計は急速に置き換えられました。今日、ICは事実上すべての電子機器に搭載され、現代技術に革命をもたらしました。コンピュータプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、家電製品に組み込まれた処理チップなどの製品は、その小型性、低コスト、汎用性により、現代社会の基盤となっています。
超大規模集積回路（VLSI）は、半導体デバイス製造における技術革新によって実用化されました。1960年代に誕生して以来、チップのサイズ、速度、容量は飛躍的に向上し、同じサイズのチップ上にますます多くのトランジスタを搭載できる技術革新によって、 現代のチップは人間の爪ほどの面積に数十億個ものトランジスタを搭載することが可能になりました。ムーアの法則にほぼ沿ったこれらの進歩により、今日のコンピュータチップは、1970年代初頭のコンピュータチップに比べて、容量が数百万倍、速度が数千倍にも達しています。
ICは、個別部品で構成された回路に比べて、 サイズ、コスト、性能の3つの大きな利点があります。サイズとコストが低いのは、ICはすべての部品が一体となってフォトリソグラフィーによって製造されるため、トランジスタを1つずつ製造する必要がないからです。さらに、パッケージ化されたICは、個別回路よりもはるかに少ない材料で済みます。性能が高いのは、ICの部品が小型で近接しているため、スイッチング速度が速く、消費電力も比較的少ないからです。ICの主な欠点は、設計の初期コストが高く、工場建設に莫大な設備投資が必要となることです。この初期コストの高さから、ICは大量生産が見込まれる場合にのみ商業的に採算が取れると言えます。
「集積回路」は正式には次のように定義されます。[ 2 ]
回路要素の全部または一部が不可分に結び付けられ、電気的に相互接続されているため、構築および商業の目的において分割不可能とみなされる回路。
厳密に言えば、この用語は、単一のシリコン片上に構築された回路全体からなる、元々は「モノリシック集積回路」と呼ばれていた単一ピース回路構造を指します。[ 3 ] [ 4 ]一般的には、「集積回路」は、3D IC、2.5D IC、MCM、薄膜トランジスタ、厚膜技術、またはハイブリッド集積回路などの技術を使用して構築された回路にも適用できます。厳密な定義とより広い定義の区別は、ムーアの法則が依然として適用可能かどうかについての議論においてしばしば重要になります。
集積回路の前身は、マイクロモジュールと呼ばれる小型セラミック基板で、それぞれに小型化された電子部品が1つずつ含まれていました。[ 5 ]これらのモジュールは組み立てて相互接続することで、2次元または3次元のコンパクトなグリッドを形成することができました。1957年に非常に有望視されたこのアイデアは、ジャック・キルビーによって米陸軍に提案され、[ 5 ]短命に終わったマイクロモジュール計画（1951年のティンカートイ計画に似たもの）につながりました。[ 5 ] [ 6 ] [ 7 ]しかし、プロジェクトが勢いを増すにつれて、キルビーは根本的に新しいアプローチ、つまり集積回路そのものを考案しました。
テキサス・インスツルメンツに新しく入社したキルビーは、1958年7月に集積回路に関する最初のアイデアを記録し、同年9月12日に集積回路の最初の動作例を実証することに成功した。[ 8 ] 1959年2月6日の特許出願で、[ 9 ]キルビーは自身の新しいデバイスを「電子回路のすべての構成要素が完全に統合された半導体材料の本体」と説明した。[ 10 ]この新しい発明の最初の顧客はアメリカ空軍だった。[ 11 ]キルビーは集積回路の発明における貢献により、2000年のノーベル物理学賞を受賞した。 [ 12 ]
しかし、キルビーの発明は外部の金線接続に依存していたため、真のモノリシック集積回路チップではなく、大規模生産は非現実的でした。[ 13 ]約6か月後、フェアチャイルド・セミコンダクターのロバート・ノイスが最初の実用的なモノリシックICチップを開発しました。[ 14 ] [ 13 ]モノリシック集積回路チップは、ジャン・ホーニによるプレーナープロセスと、クルト・レホベックによるp-n接合分離の発明によって実現しました。ホーニの発明は、カール・フロッシュとリンカーン・デリックによる二酸化ケイ素マスキングと事前堆積による表面保護とパッシベーションの研究[ 15 ] [ 16 ] [ 17 ]、およびフラー、ディッツェンバーガーらによるシリコンへの不純物の拡散に関する研究[ 18 ] [ 19 ] [ 20 ] [ 21 ] [ 22 ]に基づいています。
キルビーのゲルマニウムベースの設計とは異なり、ノイスのバージョンは同僚のジャン・ホーニによって平面プロセスを使用してシリコンから製造され、信頼性の高いオンチップアルミニウム相互接続が可能になった。現代のICチップは、キルビーの初期プロトタイプではなく、ノイスのモノリシック設計に基づいている[ 14 ] [ 13 ]。
トランジスタ・トランジスタ・ロジック（TTL）は、1960年代初頭にTRW社でジェームズ・L・ブイによって開発されました。TTLは1970年代から1980年代初頭にかけてデジタル集積回路の主流技術となりました。 [ 24 ]
数十個のTTL集積回路の使用は、ミニコンピュータやメインフレームコンピュータのプロセッサの標準的な構築方法でした。IBM 360メインフレーム、PDP-11ミニコンピュータ、デスクトップのDatapoint 2200などのコンピュータは、TTLまたはより高速なエミッタ結合ロジック（ECL）のいずれかのバイポーラ集積回路から構築されました[ 25 ] 。
現代の集積回路（IC）は、金属酸化物半導体電界効果トランジスタ（MOSFET）をベースとしており、 MOS ICを形成している。[ 26 ] MOSFETは1955年から1960年の間にベル研究所で開発され、 [ 15 ] [ 27 ] [ 16 ] [ 28 ] [ 29 ] [ 30 ] [ 17 ]高密度ICの作成を可能にした。[ 31 ] p-n接合分離のための追加ステップが必要だったバイポーラトランジスタとは異なり、MOSFETはそのような対策なしで互いに容易に分離することができた。[ 32 ]集積回路のこの利点は、1961 年にDawon Kahngによって初めて強調されました。 [ 33 ] IEEE マイルストーンのリストには、1958 年の Kilby の最初の IC、[ 34 ] Hoerni のプレーナープロセスと 1959 年の Noyce のプレーナー ICが含まれています。 [ 35 ]
最初に製造された実験的なMOS ICは、1962年にRCAのフレッド・ハイマンとスティーブン・ホフスタインによって作られた16トランジスタのチップでした。 [ 36 ]その後、ゼネラル・マイクロエレクトロニクスは1964年に最初の商用MOS集積回路を発表しました。 [ 37 ]これはロバート・ノーマンによって開発された120トランジスタのシフトレジスタです。 [ 36 ] 1964年までに、MOSチップはバイポーラチップよりも高いトランジスタ密度と低い製造コストを達成しました。MOSチップはムーアの法則で予測された速度でさらに複雑化し、 1960年代後半には1つのMOSチップ上に数百個のトランジスタを持つ大規模集積回路（LSI）につながりました。 [ 38 ]
1967年にベル研究所のロバート・カーウィン、ドナルド・クライン、ジョン・サラスによって自己整合ゲート（シリコンゲート）MOSFET が開発された後、 [ 39 ]すべての現代のCMOS集積回路の基礎となる自己整合ゲートを備えた最初のシリコンゲートMOS IC技術が、 1968年にフェアチャイルド・セミコンダクターのフェデリコ・ファギンによって開発されました。[ 40 ] MOS LSIチップのコンピューティングへの応用は、エンジニアが完全なコンピュータプロセッサを単一のMOS LSIチップに収めることができると認識し始めたことから、最初のマイクロプロセッサの基礎となりました。これにより、1970年代初頭までにマイクロプロセッサとマイクロコントローラが発明されました。[ 38 ] 1970年代初頭には、MOS集積回路技術により、1つのチップ上に10,000個以上のトランジスタを超大規模集積回路（VLSI）することが可能になりました。 [ 41 ]
当初、MOSベースのコンピュータは、航空宇宙やポケット電卓など、高密度が求められる場合にのみ意味がありました。1970年のDatapoint 2200のように、TTLのみで構成されたコンピュータは、1972年のIntel 8008のようなシングルチップMOSマイクロプロセッサよりも、1980年代初頭までずっと高速で強力でした。[ 25 ]
Advances in IC technology, primarily smaller features and larger chips, have allowed the number of MOS transistors in an integrated circuit to double every two years, a trend known as Moore's law. Moore originally stated it would double every year, but he went on to change the claim to every two years in 1975.[42] This increased capacity has been used to decrease cost and increase functionality. In general, as the feature size shrinks, almost every aspect of an IC's operation improves. The cost per transistor and the switching power consumption per transistor goes down, while the memory capacity and speed go up, through the relationships defined by Dennard scaling (MOSFET scaling).[43] Because speed, capacity, and power consumption gains are apparent to the end user, there is fierce competition among the manufacturers to use finer geometries. Over the years, transistor sizes have decreased from tens of microns in the early 1970s to 10 nanometers in 2017[44] with a corresponding million-fold increase in transistors per unit area. As of 2016, typical chip areas range from a few square millimeters to around 600 mm2, with up to 25 million transistors per square millimeter.[45]
The expected shrinking of feature sizes and the needed progress in related areas was forecast for many years by the International Technology Roadmap for Semiconductors (ITRS). The final ITRS was issued in 2016, and it is being replaced by the International Roadmap for Devices and Systems.[46]
Initially, ICs were strictly electronic devices. The success of ICs has led to the integration of other technologies, in an attempt to obtain the same advantages of small size and low cost. These technologies include mechanical devices, optics, and sensors.
2018年現在トランジスタの大部分は、シリコンチップの片面に単層で製造されるMOSFETであり、平面二次元プロセスで製造される。研究者たちは、以下のような有望な代替品のプロトタイプをいくつか開発している。
トランジスタの小型化がますます困難になるにつれて、企業はマルチチップモジュール/チップレット、3次元集積回路、パッケージオンパッケージ、高帯域幅メモリ、およびダイスタッキングによるシリコン貫通ビアを使用して、トランジスタのサイズを縮小することなく性能を向上させ、サイズを縮小しています。このような技術はまとめて高度なパッケージングとして知られています。[ 57 ]高度なパッケージングは主に2.5Dパッケージングと3Dパッケージングに分けられます。2.5Dはマルチチップモジュールなどのアプローチを指し、3Dはパッケージオンパッケージや高帯域幅メモリのように、ダイを何らかの方法で積み重ねるアプローチを指します。すべてのアプローチは、1つのパッケージに2つ以上のダイを含みます。[ 58 ] [ 59 ] [ 60 ] [ 61 ] [ 62 ]あるいは、 3D NANDなどのアプローチでは、1つのダイ上に複数の層を積み重ねます。集積回路上のマイクロ流体冷却により冷却性能を向上させる技術が実証されており[ 63 ]、またフリップチップで使用されるはんだバンプ上のペルチェ熱電冷却器、または放熱専用の熱はんだバンプも実証されている[ 64 ] [ 65 ]。
複雑な集積回路の設計と開発のコストは非常に高く、通常は数千万ドルに及ぶ。[ 66 ] [ 67 ]したがって、集積回路製品を大量生産して、非反復エンジニアリング（NRE）コストを通常数百万個の生産ユニットに分散させることだけが経済的に理にかなっている。
現代の半導体チップは数十億個の部品で構成されており、手作業で設計するには複雑すぎる。設計者を支援するソフトウェアツールが不可欠である。電子設計自動化（EDA）、または電子コンピュータ支援設計（ECAD）[ 68 ]は、集積回路を含む電子システムを設計するためのソフトウェアツールのカテゴリである。これらのツールは、エンジニアが半導体チップ全体を設計、検証、分析するために使用する設計フローで連携して動作する。最新のEDAツールの中には、エンジニアが時間を節約し、チップの性能を向上させるために人工知能（AI）を使用するものもある。
集積回路は、アナログ[ 69 ] 、デジタル[ 70 ]、およびアナログ信号とデジタル信号が同じIC上に存在するミックスドシグナル[ 71 ]に大別できます。
デジタル集積回路は、数平方ミリメートルの中に数十億個[ 45 ]の論理ゲート、フリップフロップ、マルチプレクサ、その他の回路を収容できます。これらの回路のサイズが小さいため、ボードレベルの集積と比較して、高速、低消費電力、製造コストの削減が可能になります。これらのデジタルIC（一般的にはマイクロプロセッサ、DSP、マイクロコントローラ）は、ブール代数を使用して「1」と「0」の信号を処理します。
最も先進的な集積回路の中には、パーソナルコンピュータや携帯電話などに使用されるマイクロプロセッサ、すなわち「コア」があります。複数のコアが1つのIC（集積回路）またはチップに集積されている場合もあります。デジタルメモリチップや特定用途向け集積回路（ASIC）は、その他の集積回路の例です。
1980年代には、プログラマブルロジックデバイスが開発されました。これらのデバイスには、集積回路メーカーによって固定されるのではなく、ユーザーが論理機能と接続をプログラムできる回路が含まれています。これにより、チップをプログラムして、論理ゲート、加算器、レジスタなどのさまざまなLSIタイプの機能を実行させることができます。プログラマビリティにはさまざまな形態があります。1回だけプログラムできるデバイス、 UV光を使用して消去してから再プログラムできるデバイス、フラッシュメモリを使用して（再）プログラムできるデバイス、および動作中を含めいつでもプログラムできるフィールドプログラマブルゲートアレイ（FPGA）などです。現在のFPGAは（2016年時点で）数百万のゲートに相当するものを実装でき、最大1GHzの周波数で動作できます。[ 72 ]
センサー、電源管理回路、演算増幅器（オペアンプ）などのアナログICは、連続信号を処理し、増幅、アクティブフィルタリング、復調、混合などのアナログ機能を実行します。
ICは、アナログ回路とデジタル回路をチップ上に組み合わせて、アナログ-デジタル変換器やデジタル-アナログ変換器などの機能を実現できます。このような混合信号回路は、小型で低コストですが、信号干渉を考慮する必要があります。1990年代後半以前は、無線機はマイクロプロセッサと同じ低コストのCMOSプロセスで製造できませんでした。しかし、1998年以降、無線チップはRF CMOSプロセスを使用して開発されています。例としては、IntelのDECTコードレス電話や、Atherosなどの企業が開発した802.11（Wi-Fi）チップなどがあります。[ 73 ]
現代の電子部品販売業者は、集積回路をさらに細分化することがよくあります。
化学元素の周期表の半導体は、固体真空管の材料として最も有望なものとして特定されました。酸化銅から始まり、ゲルマニウム、シリコンへと進み、これらの材料は1940年代と1950年代に体系的に研究されました。今日では、単結晶シリコンがICの主な基板として使用されていますが、ガリウムヒ素などの周期表のIII-V族化合物の一部は、LED、レーザー、太陽電池、最高速集積回路などの特殊な用途に使用されています。半導体材料の結晶構造に欠陥が最小限の結晶を作成する方法を完成させるには、数十年かかりました。
半導体ICは、フォトリソグラフィ、成膜（化学気相成長法など）、エッチングという3つの主要な工程を含むプレーナープロセスで製造されます。主要な工程に加えて、ドーピングと洗浄が行われます。より新しい、または高性能なICでは、22 nmノード（Intel）または16/14 nmノードから、プレーナー型トランジスタの代わりにマルチゲートFinFETまたはGAAFETトランジスタを使用する場合があります。[ 74 ]
ほとんどの用途では単結晶 シリコンウェーハが使用されます（特殊な用途では、ガリウムヒ素などの他の半導体が使用されます）。ウェーハは必ずしもシリコンのみである必要はありません。フォトリソグラフィーは、ドーピングする基板の異なる領域をマークしたり、ポリシリコン、絶縁体、または金属（通常はアルミニウムまたは銅）の配線を堆積したりするために使用されます。ドーパントは、半導体の電子特性を調整するために意図的に導入される不純物です。ドーピングは、半導体材料にドーパントを添加するプロセスです。
CMOSデバイスは論理状態間の遷移時のみ電流を消費するため、バイポーラ接合トランジスタデバイスよりも消費電流がはるかに少ない。
ランダムアクセスメモリ（RAM）は最も一般的な集積回路のタイプであり、そのため最も高密度のICはメモリですが、マイクロプロセッサにも通常はオンチップメモリが含まれています。（最初の画像の下部にある規則的なアレイ構造を参照してください。）デバイス構造は非常に複雑で、特徴幅は数十年にわたって縮小していますが、材料層はデバイスの横方向の寸法よりもはるかに薄くなっています。これらの層はフォトリソグラフィーに類似したプロセスを使用して製造されますが、可視光スペクトルの光は波長が長すぎるため、パターニングには使用できません。代わりに、より短い波長の紫外線（UV）光子を使用して各層を露光します。特徴が非常に小さいため、電子顕微鏡は製造プロセスのデバッグに取り組むプロセスエンジニアにとって不可欠なツールです。
各デバイスは、パッケージング前に自動テスト装置(ATE)を使用してテストされ、この手順はウェーハテストまたはウェーハプロービングとして知られています。次にウェーハは長方形のブロックにカットされ、それぞれがダイと呼ばれます。各機能ダイ (複数形はダイ、ダイ、またはダイ) は、アルミニウム(または金)ボンディングワイヤを使用してパッケージに接続され、ボンディングワイヤは熱超音波ボンディングによって接続されます。[ 76 ] A. Coucoulas によって最初に導入された熱超音波ボンディングは、ダイと外部との間の電気接続を形成する信頼性の高い手段を提供しました。パッケージング後、デバイスはウェーハプロービング中に使用されたものと同じまたは類似の ATE で最終テストを受けます。さらに、検査のために工業用 CT スキャンを使用することもできます。テストコストは、低コスト製品では総製造コストの 25% 以上を占める可能性がありますが、歩留まりの低い、大型の、または高コストのデバイスでは比較的無視できます。
2022年現在半導体製造工場（一般に半導体ファブと呼ばれる）の建設には120億米ドル以上かかる場合がある。[ 77 ]製造工場のコストは、新製品の複雑化に伴い時間とともに上昇する。これはロックの法則として知られている。このような工場には以下のような特徴がある。
ICは、統合デバイスメーカー（IDM）が自社で製造するか、ファウンドリモデルを利用して製造することができます。IDMは、インテルやサムスンなどの垂直統合型企業で、自社でICの設計、製造、販売を行い、他の企業（多くの場合ファブレス企業）に設計や製造（ファウンドリ）サービスを提供することもあります。ファウンドリモデルでは、NVIDIAなどのファブレス企業はICの設計と販売のみを行い、製造はTSMCなどのファウンドリ専業企業に委託します。これらのファウンドリは、IC設計サービスを提供することもあります。
初期の集積回路はセラミック製のフラットパックにパッケージ化されており、その信頼性とコンパクトさから、長年にわたり軍事用途で使用され続けた。商用パッケージは急速にデュアルインラインパッケージ（DIP）へと移行し、当初はセラミック製、その後はプラスチック製（一般的にはクレゾール・ホルムアルデヒド・ノボラック樹脂）が用いられるようになった。
1980年代には、VLSI回路のピン数がDIPパッケージの実用限界を超え、ピングリッドアレイ（PGA）パッケージやリードレスチップキャリア（LCC）パッケージが採用されるようになりました。表面実装技術（SMT）は1980年代初頭に登場し、1980年代後半には普及しました。SMTは、より細かいリードピッチを実現し、ガルウィング型またはJ型リードの形状を採用しています。一般的な例として、小型アウトライン集積回路（SOIC）パッケージがあります。SOICパッケージは、同等のDIPパッケージよりも基板面積が約30～50%小さく、厚さも通常70%薄く、2つの長い側面からガルウィング型のリードが伸びており、リード間隔は標準で0.050インチです。
1990年代後半までに、プラスチック製クワッドフラットパック（PQFP）と薄型小型アウトラインパッケージ（TSOP）の設計が、ピン数の多いデバイスで最も一般的になったが、PGAパッケージは高性能マイクロプロセッサで依然として使用されている。
ボールグリッドアレイ（BGA）パッケージは1970年代から存在しています。 1990年代に開発されたフリップチップBGA（FCBGA）は、他のほとんどのパッケージタイプよりもはるかに多くのピン数を実現できます。FCBGAでは、ダイは上下逆さまに取り付けられ、ボンディングワイヤではなく、プリント基板に似た基板を介してパッケージボールに接続されます。この設計により、エリアI/Oと呼ばれる入出力（I/O）接続のアレイを、ダイの端に限定されることなく、ダイ全体に分散させることができます。BGAデバイスは専用ソケットを不要にしますが、故障した場合の交換は著しく困難です。
Intelは2004年からPGAからLGAおよびBGAへの移行を開始し、モバイルプラットフォーム向けの最後のPGAソケットは2014年にリリースされた。2018年現在AMDは、主流のデスクトッププロセッサにはPGAパッケージを使用し[ 79 ]、モバイルプロセッサにはBGAパッケージを使用し[ 80 ]、ハイエンドのデスクトップおよびサーバーマイクロプロセッサにはLGAパッケージを使用している[ 81 ] 。
ダイから出力される電気信号は、ダイとパッケージを電気的に接続する材料、パッケージ内の導電配線（経路）、そしてパッケージとプリント基板上の導電配線を接続するリード線を通って伝送されます。これらの電気信号が通過する経路で使用される材料や構造は、同じダイの異なる部分を流れる材料や構造とは電気的特性が大きく異なります。そのため、信号が劣化しないように特別な設計技術が必要となり、ダイ内部の信号よりもはるかに多くの電力が必要となります。
複数のダイを1つのパッケージに収めたものをシステム・イン・パッケージ（SiP ）と呼びます。マルチチップモジュール（MCM）は、セラミックなどの小型基板上に複数のダイを組み合わせることで作られます。大型のMCMと小型のプリント基板の区別は、時に曖昧になることがあります。
パッケージ化された集積回路は通常、識別情報を含めるのに十分な大きさです。一般的な情報としては、製造元名またはロゴ、部品番号、部品製造ロット番号とシリアル番号、そしてチップの製造日を識別するための4桁の日付コードがあります。極めて小型の表面実装技術部品には、集積回路の特性を調べるための製造元の参照テーブルで使用される番号のみが記載されている場合がよくあります。
製造年月日は通常、2桁の年とそれに続く2桁の週コードで表されます。例えば、コード8341の部品は1983年の第41週、つまり1983年10月頃に製造されたことを意味します。
集積回路の各層を撮影して複製し、得られた写真に基づいて製造用のフォトマスクを作成する可能性は、レイアウト設計の保護に関する法律が導入された理由である。 1984年の米国半導体チップ保護法は、集積回路の製造に使用されるフォトマスクの知的財産権保護を確立した。[ 82 ]
1989年にワシントンDCで開催された外交会議で、集積回路に関する知的財産条約（ワシントン条約またはIPIC条約とも呼ばれる）が採択された。 [ 83 ]この条約は現在発効していないが、 TRIPS協定に部分的に組み込まれている。[ 84 ]
集積回路に関連する米国特許はいくつかあり、その中にはJS Kilbyによる特許（US3,138,743、US3,261,081、US3,434,015）やRF Stewartによる特許（US3,138,747）などがある。
ICレイアウト設計を保護する国内法は、日本[ 85 ]、EC [ 86 ]、英国、オーストラリア、韓国など多くの国で採用されている。英国は、当初は著作権法がチップのトポグラフィーを完全に保護しているという立場をとっていたが、その後、1988年著作権・意匠・特許法（c.48、s.213）を制定した。British Leyland Motor Corp v Armstrong Patents Coを参照。
米国のチップ業界が認識する英国の著作権アプローチの不十分さに対する批判は、チップの権利に関するさらなる展開にまとめられています。[ 87 ]
オーストラリアは、独自のチップ保護の形態として、1989年に回路レイアウト法を可決した。[ 88 ]韓国は、1992年に半導体集積回路のレイアウト設計に関する法律を可決した。 [ 89 ]
単純な集積回路の初期には、技術の大規模性により、各チップに搭載できるトランジスタはわずか数個に制限され、集積度が低かったため、設計プロセスは比較的単純でした。製造歩留まりも、今日の基準からするとかなり低かった。金属酸化膜半導体（MOS）技術が進歩するにつれて、個々のトランジスタのサイズは急速に縮小しました。1980年代には、1つのチップ上に数百万個のMOSトランジスタを配置できるようになり[ 90 ] 、優れた設計には綿密な計画が必要となり、電子設計自動化（EDA）の分野が生まれました。ディスクリートトランジスタのような一部のSSIおよびMSIチップは、古い機器の維持と、ゲート数が少ない新しいデバイスの構築の両方のために、現在も大量生産されています。たとえば、7400シリーズのTTLチップは事実上の標準となり、現在も生産されています。
最初の集積回路にはトランジスタが数個しか含まれていませんでした。数十個のトランジスタを含む初期のデジタル回路は、いくつかの論理ゲートを提供し、Plessey SL201やPhilips TAA320などの初期のリニアICには、わずか2個のトランジスタしかありませんでした。それ以来、集積回路内のトランジスタの数は劇的に増加しました。IBMの科学者Rolf Landauerが理論的概念を説明する際に初めて「大規模集積回路」（LSI）という用語を使用しました[ 93 ]。この用語から、「小規模集積回路」（SSI）、「中規模集積回路」（MSI）、「超大規模集積回路」（VLSI）、「極超大規模集積回路」（ULSI）という用語が生まれました。初期の集積回路はSSIでした。
SSI回路は初期の航空宇宙プロジェクトにとって極めて重要であり、航空宇宙プロジェクトは技術開発の刺激となった。ミニットマンミサイルとアポロ計画の両方で、慣性誘導システム用に軽量デジタルコンピュータが必要だった。アポロ誘導コンピュータは集積回路技術を先導し、推進したが[ 94 ] 、それを大量生産に押し上げたのはミニットマンミサイルだった。ミニットマンミサイル計画とその他さまざまな米国海軍の計画により、1962年の集積回路市場は合計400万ドルに達し、1968年までに、宇宙と防衛に対する米国政府の支出は、依然として総生産額3億1200万ドルの37%を占めていた。
米国政府の需要により、集積回路市場は黎明期に成長し、コストが十分に低下してIC企業が産業市場、そして最終的には消費者市場に参入できるようになった。集積回路1個あたりの平均価格は、1962年の50ドルから1968年には2.33ドルにまで下がった。[ 95 ]集積回路は1970年代初頭には消費者向け製品に登場し始めた。典型的な用途としては、テレビ受信機におけるFMインターキャリア音声処理が挙げられる。
MOSチップの最初の応用例は、小規模集積回路（SSI）チップでした。[ 96 ] 1960年にモハメド・M・アタラがMOS集積回路チップを提案した後、 [ 97 ]最初に製造された実験的なMOSチップは、 1962年にRCAのフレッド・ハイマンとスティーブン・ホフスタインによって作られた16トランジスタチップでした。[ 36 ] MOS SSIチップの最初の実用的な応用例は、NASAの衛星向けでした。[ 96 ]
集積回路の開発における次の段階では、1つのチップ上に数百個のトランジスタを搭載したデバイスが登場し、これは「中規模集積」（MSI）と呼ばれた。
MOSFETスケーリング技術により高密度チップの製造が可能になった。[ 31 ] 1964年までに、MOSチップはバイポーラチップよりも高いトランジスタ密度と低い製造コストを達成した。[ 38 ]
1964年、フランク・ワンラスは、当時としては驚異的な120個のMOSトランジスタを1つのチップに搭載した、自身が設計したシングルチップ16ビットシフトレジスタを実証した。 [ 96 ] [ 98 ]同年、ゼネラル・マイクロエレクトロニクスは、120個のpチャネルMOSトランジスタで構成された初の商用MOS集積回路チップを発表した。 [ 37 ]これは、ロバート・ノーマン[ 36 ]とフランク・ワンラス[ 99 ] [ 100 ]によって開発された20ビットシフトレジスタであった。MOSチップは、ムーアの法則で予測された速度でさらに複雑化し、 1960年代後半には1つのチップに数百個のMOSFETを搭載したチップが実現した。 [ 38 ]
同じMOSFETスケーリング技術と経済的要因によって推進されたさらなる開発により、1970年代半ばには1チップあたり数万個のトランジスタを搭載した「大規模集積回路」（LSI）が実現した。[ 101 ]
SSI、MSI、初期のLSIおよびVLSIデバイス（1970年代初頭のマイクロプロセッサなど）の処理および製造に使用されるマスクは、ほとんどが手作業で作成され、多くの場合、ルビリステープまたは類似のものを使用していました。[ 102 ]メモリやプロセッサなどの大型または複雑なICの場合、これは多くの場合、回路レイアウトを担当する特別に雇用された専門家によって行われ、エンジニアチームの監督下に置かれ、回路設計者とともに各マスクの正確性と完全性を検査および検証しました。
1970年代初頭に中規模で製造され始めた1KビットRAM、電卓用チップ、初期のマイクロプロセッサなどの集積回路は、トランジスタ数が4,000個未満だった。10,000個近いトランジスタ数を持つ真のLSI回路は、コンピュータのメインメモリや第2世代マイクロプロセッサ向けに、1974年頃から生産され始めた。
「超大規模集積回路」（VLSI）は、1980年代初頭に数十万個のトランジスタから始まった技術開発です。2023年現在、チップあたりのトランジスタ数は最大で5兆3000億個を超え、増加の一途を辿っています。
この高密度化を実現するには、複数の開発が必要でした。メーカーは、より小さなMOSFET設計ルールとよりクリーンな製造設備へと移行しました。プロセス改善の道筋は、半導体に関する国際技術ロードマップ（ITRS）にまとめられ、その後、デバイスおよびシステムに関する国際ロードマップ（IRDS）に引き継がれました。電子設計ツールが改良され、妥当な時間内に設計を完了することが現実的になりました。エネルギー効率の高いCMOSがNMOSとPMOSに取って代わり、電力消費の大幅な増加を回避しました。現代のVLSIデバイスの複雑さと高密度化により、マスクのチェックやオリジナルの設計を手作業で行うことはもはや現実的ではなくなりました。代わりに、エンジニアはEDAツールを使用してほとんどの機能検証作業を実行します。[ 103 ]
1986年には、100万個以上のトランジスタを搭載した1メガビットのランダムアクセスメモリ（RAM）チップが導入されました。マイクロプロセッサチップは1989年に100万トランジスタ、2005年には10億トランジスタの台を突破しました。 [ 104 ]この傾向はほぼ衰えることなく続いており、2007年に導入されたチップには数百億個のメモリトランジスタが搭載されています。[ 105 ]
複雑性の継続的な増加を反映して、100万個以上のトランジスタを含むチップに対してULSI （「超大規模集積回路」）という用語が導入されました。 [ 106 ]ウェーハスケール集積回路（WSI）は、シリコンウェーハ全体を使用して単一の「スーパーチップ」を製造することで、非常に大きな集積回路を作成する技術です。WSIは、大きなサイズとパッケージの縮小を組み合わせることで、特定のアプリケーション、特に大規模並列スーパーコンピュータにおいて、コストを大幅に削減できる可能性を提供しました。この用語自体は、WSIが開発されていた当時の最先端技術であった超大規模集積回路（VLSI）から派生したものです。 [ 107 ] [ 108 ]
システムオンチップ（SoCまたはSOC）は、コンピュータやその他のシステムに必要なすべてのコンポーネントが単一のチップに搭載された集積回路です。このようなデバイスの設計は複雑でコストがかかる場合があり、必要なすべてのコンポーネントを1つのダイに統合することでパフォーマンス上のメリットが得られますが、1つのダイのマシンのライセンスと開発のコストは、個別のデバイスを用意するコストを上回ります。適切なライセンスがあれば、これらの欠点は製造および組み立てコストの削減と電力予算の大幅な削減によって相殺されます。コンポーネント間の信号はダイ上に保持されるため、必要な電力ははるかに少なくなります（§ パッケージングを参照）。[ 109 ]さらに、信号源と宛先がダイ上で物理的に近接しているため、配線の長さが短縮され、したがって遅延、伝送電力コスト、および同じチップ上のモジュール間の通信による廃熱が減少します。これにより、従来のバスアーキテクチャではなく、デジタル通信ネットワークにシステムオンチップ設計手法を適用する、いわゆるネットワークオンチップ（NoC）デバイスの研究が進められています。
3次元集積回路（3D-IC）は、2層以上の能動電子部品が垂直方向と水平方向の両方に統合されて1つの回路を形成します。層間の通信にはオンダイ信号が使用されるため、同等の個別回路に比べて消費電力が大幅に低減されます。短い垂直配線を適切に使用することで、全体の配線長を大幅に短縮し、動作速度を向上させることができます。[ 110 ]
製造時に識別できるように、ほとんどのシリコンチップには片隅にシリアル番号が刻印されています。また、メーカーのロゴを追加することも一般的です。ICが作られて以来、一部のチップ設計者はシリコンの表面積を、密かに機能しない画像や文字を描くために利用してきました。これらの芸術的な追加要素は、多くの場合、細部にまで細心の注意を払って作成され、設計者の創造性を示し、そうでなければ実用的な部品に個性を加えます。これらは、チップアート、シリコンアート、シリコングラフィティ、またはシリコンドゥードリングと呼ばれることもあります。[ 111 ]
今日では、「集積回路」と言う場合、通常はモノリシックICを意味し、回路全体が1枚のシリコン片に構築されています。
集積回路は、個々のトランジスタから構成される回路に取って代わったが、それ自体は単一の半導体材料チップから作られたトランジスタやその他の部品のアレイにすぎない。
・カメンツィントは
555タイマーを発明した。