デルタシグマ変調

デルタシグマ( ΔΣ、またはシグマデルタ、ΣΔ ) 変調は、デルタシグマアナログ-デジタルコンバータ(ADC) およびデジタル-アナログコンバータ (DAC) のプロセスの一部として、非常に高いサンプル周波数で信号を低ビット深度の デジタル信号にエンコードするオーバーサンプリング方式です。デルタシグマ変調は、低ビット深度への量子化中に負のフィードバックループを使用して量子化エラーを継続的に修正し、量子化ノイズを元の信号の帯域幅よりもはるかに高い周波数に移動することで、高品質を実現します。その後の復調用のローパスフィルタリングにより、この高周波ノイズと時間平均が簡単に除去され、最終的にパルスコード変調(PCM) としてエンコードできる振幅の高精度が実現されます。

ADC と DAC はどちらもデルタシグマ変調を採用できます。デルタシグマ ADC (図 1 上部など) は、高周波デルタシグマ変調を使用してアナログ信号をエンコードし、デジタル フィルターを適用して、より低いサンプリング周波数で高ビット デジタル出力に復調します。デルタシグマ DAC (図 1 下部など) は、高解像度のデジタル入力信号を、解像度は低いがサンプリング周波数が高い信号にエンコードします。その後、この信号は電圧にマッピングされ、アナログ フィルターで平滑化されて復調されます。どちらの場合も、低ビット深度の信号を高サンプリング周波数で一時的に使用することで、回路設計が簡素化され、デジタル エレクトロニクスの効率性と高精度を活用できます。

この技術は、主にコスト効率と回路の複雑さの軽減のため、DAC、ADC、周波数シンセサイザー、スイッチング電源、モーターコントローラーなどの現代の電子部品でますます使用されるようになっています。^[1]デルタシグマADCの粗く量子化された出力は、信号処理で直接使用されたり、信号保存の表現として使用されたりすることがあります（たとえば、スーパーオーディオCDは1ビットデルタシグマ変調器の生の出力を保存します）。

この記事では、量子化に正確なクロックを必要とする同期変調に焦点を当てていますが、非同期デルタシグマ変調はクロックなしで実行されます。

アナログ信号を直接伝送すると、システムおよび伝送のすべてのノイズがアナログ信号に追加され、品質が低下します。デジタル化することで、ノイズのない伝送、保存、処理が可能になります。デジタル化には多くの方法があります。

ナイキスト レート ADC では、アナログ信号はナイキスト レート(信号の最高周波数の 2 倍)よりわずかに高い比較的低いサンプリング周波数でサンプリングされ、マルチレベル量子化器によって量子化されてマルチビットデジタル信号が生成されます。このような高ビット方式では振幅の精度が直接求められますが、非常に精密なコンポーネントが必要になるため、直線性が低下する可能性があります。

オーバーサンプリング コンバーターは、代わりに、はるかに高いサンプリング周波数で、より低いビット深度の結果を生成します。これにより、次の利点を活用して同等の品質を実現できます。

• 時間の精度が向上（高速デジタル回路と高精度クロックにより実現）。
• 低ビット ADC および DAC によって実現される高い直線性 (たとえば、正確な高電圧と正確な低電圧の 2 つの値のみを出力する 1 ビット DAC は、原理的には完全に直線的です)。
• ノイズシェーピング: ノイズを対象信号よりも高い周波数に移動して、ローパスフィルタリングで簡単に除去できるようにします。
• アナログ ローパスアンチエイリアシング フィルタの急峻度要件が緩和されました。平坦な通過帯域を持つ高次フィルタは、デジタル領域よりもアナログ領域で作成する方がコストがかかります。

オーバーサンプリングによってもたらされるもう 1 つの重要な側面は、周波数と解像度のトレードオフです。変調器の後に配置されたデシメーション フィルタは、対象帯域内のサンプル信号全体をフィルタリングする (高周波数のノイズをカットする) だけでなく、サンプリング レートを下げ、信号の表現可能な周波数範囲を下げ、サンプル振幅解像度を上げます。この振幅解像度の向上は、高データ レートのビットストリームを 平均化することで実現されます。

デルタ変調は、負帰還を使用する以前の関連する低ビットオーバーサンプリング方法ですが、振幅ではなく信号の微分（デルタ）のみをエンコードします。結果は、信号の動きの上下を表すマークとスペースのストリームであり、信号の振幅を再構築するにはこれを統合する必要があります。デルタ変調にはいくつかの欠点があります。微分は、高周波ノイズを増幅し、低周波を減衰させ、^[2] DC成分をドロップすることで、信号のスペクトルを変更します。これにより、ダイナミックレンジとSNRは信号周波数に反比例します。デルタ変調は、信号が速く移動するとスロープオーバーロードの影響を受けます。また、累積エラーにつながる伝送障害の影響を受けやすくなります。

デルタシグマ変調は、デルタ変調器の積分器と量子化器を再配置し、出力が入力信号の微分だけではなく振幅に対応する情報を伝えるようにします。^[3]また、これには、変換プロセスに望ましいノイズシェーピングを組み込むという利点もあり、量子化ノイズを意図的に信号よりも高い周波数に移動します。累積されたエラー信号は、量子化される前にデルタシグマ変調器の積分器によってローパスフィルター処理されるため、量子化された結果のその後の負のフィードバックにより、量子化ノイズの低周波成分が効果的に減算され、ノイズの高周波成分は残ります。

シングル ビット同期 ΔΣ ADC の特定のケースでは、アナログ電圧信号はパルス周波数またはパルス密度に変換され、これはパルス密度変調(PDM) として理解できます。既知の固定レートでビットを表す正と負のパルスのシーケンスは、パルスのタイミングと符号を復元できれば、非常に簡単に生成、送信し、受信機で正確に再生できます。デルタ シグマ モジュレータからのこのようなパルス シーケンスがあれば、元の波形を十分な精度で再構築できます。

信号表現として PDM を使用することは、PCM の代替手段です。あるいは、高周波 PDM を後でデシメーションと呼ばれる処理によってダウンサンプリングし、再量子化して、対象周波数帯域のナイキスト周波数に近い低いサンプリング周波数でマルチビット PCM コードに変換することもできます。

フィードバックとオーバーサンプリングを組み合わせてデルタ変調を実現するという画期的な論文^[4]は、 1952年にフィリップス研究所のF.デ・ヤガーによって発表されました。^[5]

デルタシグマ変換の基本原理であるフィードバックを使用して粗い量子化器の分解能を向上させる原理は、ベル研究所のC. Chapin Cutlerが 1954 年に出願した特許で初めて説明されました。^[6]この原理がこのように命名されたのは、東京大学の猪瀬らが1962 年に発表した論文^[7]で、デルタ変調器のフォワード パスにフィルタを追加するというアイデアが発表されたときでした。^{[8] [注 1]}しかし、ユナイテッド エアクラフト社の Charles B Brahm ^[9]は 1961 年に「フィードバック積分システム」の特許^[10]を出願しました。この特許の図 1 には、マルチビット量子化を行う積分器を含むフィードバック ループが示されています。^[2]

Wooley の「オーバーサンプリング アナログ - デジタル コンバータの進化」^{[4]には、さらに詳しい歴史と関連特許の参照が記載されています。バリエーションの手段 (さまざまな組み合わせで適用できるもの) としては、変調器の順序、量子化器のビット深度、}デシメーションの方法、オーバーサンプリング比などがあります。

量子化器自体を別のΔΣ変調器に置き換えることで、量子化器のノイズをさらに抑えることができます。これにより、カスケード方式で再配置できる2^次変調器が作成されます（図2）。^[2]このプロセスを繰り返すことで、さらに次数を上げることができます。

1^次変調器は無条件に安定であるが、高次のノイズフィードバック変調器では安定性解析を行う必要がある。一方、ノイズフィードフォワード構成は常に安定しており、解析はより単純である。^{[11] §6.1}

変調器は量子化器のビット深度によっても分類できます。Nレベルを区別する量子化器はlog ₂ Nビット量子化器と呼ばれます。たとえば、単純なコンパレータには2つのレベルがあり、1ビット量子化器も同様です。3レベルの量子化器は1.5ビット量子化器と呼ばれ、4レベルの量子化器は2ビット量子化器と呼ばれ、5レベルの量子化器は2.5ビット量子化器と呼ばれます。^[12]ビット数が多い量子化器は、本質的に量子化ノイズが少なくなります。

1ビット量子化に対する批判の1つは、フィードバックループで十分な量のディザを使用できないため、状況によっては歪みが聞こえる可能性があるというものである（詳細については、 Direct Stream Digital § DSD vs. PCMを参照）。^{[13] [14]}

デシメーションはデルタシグマ変調と密接に関連していますが、別個のものであり、この記事の範囲外です。1962 年の元の論文ではデシメーションについては説明されていませんでした。初期のオーバーサンプリングされたデータはそのまま送信されました。オーバーサンプリングされたデルタシグマデータをデジタルフィルタリングを使用してデシメーションしてからPCMオーディオに変換するという提案は、1969 年にベル研究所の D. J. Goodman によってなされました。^[15]これは、高いサンプリングレートから ΔΣ 信号を減らし、ビット深度を増やすためです。デシメーションは、デルタシグマビットストリームの受信側の別のチップで実行できますが、マイクロコントローラ内の専用モジュールによって実行される場合もあります。^{[16]これは、PDM} MEMS マイクとのインターフェイスに役立ちますが、^[17]多くの ΔΣ ADC集積回路にはデシメーションが含まれています。一部のマイクロコントローラには、変調器とデシメータの両方が組み込まれています。^[18]

ΔΣ ADC で最も一般的に使用されるデシメーション フィルタは、複雑さと品質の順に次のとおりです。

1. ボックスカー移動平均フィルタ（単純移動平均またはsinc-in-frequencyまたは sinc ¹フィルタ）：これは最も簡単なデジタルフィルタで、鋭いステップ応答を維持しますが、周波数帯域の分離は平凡で^{[19] 、}相互変調歪みの影響を受けます。このフィルタは、より大きなサンプリング間隔中に高いサンプルがいくつあるかを単純にカウントするだけで実装できます。ベル研究所の別の研究者である J. C. Candy による 1974 年の論文「リミット サイクル振動を使用した堅牢なアナログ/デジタル コンバータの取得」^{[20] は}、この初期の例の 1 つです。
2. カスケード接続された積分器-コムフィルタ：これらは sinc ^Nフィルタと呼ばれ、上記の sinc ¹フィルタを N 回カスケード接続し、演算の順序を並べ替えて計算効率を高めたものに相当します。N の低いフィルタは単純で、安定が速く、ベースバンドの減衰が少なく、一方、N の高いフィルタは若干複雑で安定が遅く、通過帯域のドループが大きくなりますが、不要な高周波ノイズをより効果的に減衰させます。ただし、補償フィルタを適用して、不要な通過帯域の減衰を打ち消すことができます。^[21] Sinc ^Nフィルタは、シグマデルタ変調をナイキストレートの 4 倍までデシメーションするのに適しています。^[22]最初のサイドロードの高さは -13·N dB で、後続のローブの高さは徐々に低下しますが、ヌルの周囲の領域のみが対象の低周波帯域にエイリアシングします。例えば、8でダウンサンプリングする場合、最大のエイリアシングされた高周波成分は、シンク^{1フィルタでは対象帯域のピークより-16dB低くなるが、シンク3}フィルタでは-40dB低くなる可能性がある。また、より狭い帯域幅のみに関心がある場合は、エイリアシングされる高周波成分はさらに少なくなる（Lyonsの記事の図7～9を参照）。^[23]
3. ウィンドウ付きsinc-in-time（周波数のブリックウォール）フィルタ：sinc関数は無限サポートのため有限時間で実現できませんが、代わりにウィンドウを使用して有限インパルス応答フィルタを実現できます。この近似フィルタ設計では、対象の低周波帯域の減衰をほとんど維持せずに、不要な高周波ノイズをほぼすべて除去します。欠点は、時間領域でのパフォーマンスが低い（ステップ応答のオーバーシュートやリップルなど）、遅延が大きい（つまり、畳み込み時間はカットオフ遷移の急峻さに反比例する）、および計算要件が高いことです。^{[24]これらは、}高忠実度デジタルオーディオコンバータの事実上の標準です。

信号が量子化されると、結果として得られる信号は、スペクトル全体にわたってほぼ等しい強度のホワイト ノイズを追加することで近似できます。実際には、量子化ノイズは信号から独立しているわけではなく、この依存性によりリミット サイクルが発生し、デルタ シグマ コンバータのアイドル トーンとパターン ノイズの原因となります。ただし、ディザリングノイズを追加すると (図 3)、量子化ノイズがよりランダムになり、このような歪みが軽減されます。

ΔΣ ADC は、ベースバンドのノイズを拡散して整形し、主に高周波になるようにすることで、ベースバンドのノイズの量を減らします。これにより、ナイキスト ADC に必要な高精度のアナログ回路を使用せずに、安価なデジタル フィルタで簡単に除去できます。

ベースバンド周波数範囲（DCから）の量子化ノイズは、次式で定義されるオーバーサンプリング比（OSR）を増やすことで低減できる。 ${\displaystyle 2f_{0}}$

${\displaystyle \mathrm {OSR} \,=\,{\frac {f_{s}}{2f_{0}}}=2^{d}}$

ここで、はサンプリング周波数、はナイキスト レート(エイリアシングを回避するために必要な最小サンプリング レートで、元の信号の最大周波数の 2 倍) です。オーバーサンプリングは通常 2 の累乗で行われるため、 はOSR が何回 2 倍になるかを表します。 ${\displaystyle f_{\mathrm {s} }}$${\displaystyle 2f_{0}}$${\displaystyle f_{0}}$${\displaystyle d}$

図 4 に示すように、量子化ノイズの総量は、ナイキスト コンバータ (黄色 + 緑色の領域) とオーバーサンプリング コンバータ (青色 + 緑色の領域) の両方で同じです。ただし、オーバーサンプリング コンバータでは、そのノイズがはるかに広い周波数範囲に分散されます。オーバーサンプリング コンバータの利点は、対象周波数帯域のノイズの総量が、ナイキスト コンバータ (黄色 + 緑色の全体領域) よりも大幅に少ないことです (小さな緑色の領域のみ)。

図 4 は、ΔΣ 変調がノイズを整形してベースバンドの量子化ノイズの量をさらに減らし、その代わりに高周波数のノイズを増やす (簡単にフィルタリングできる) 方法を示しています。高次の ΔΣ 変調器の曲線は、ベースバンドのノイズをさらに大幅に減らします。

これらの曲線は、ラプラス変換（連続時間信号の場合、たとえば ADC の変調ループ）またはZ 変換（離散時間信号の場合、たとえば DAC の変調ループ）と呼ばれる数学ツールを使用して導出されます。これらの変換は、時間領域の難しい数学を、複素変数の複素 周波数領域（ラプラス領域）または（Z 領域）の簡単な数学に変換するのに役立ちます。 ${\displaystyle {\text{s}}=\sigma +j\omega }$${\displaystyle {\text{z}}=Ae^{j\phi }}$

図 5 は、1^次ΔΣ ADC 変調ループ (図 1 より) を、次の式を使用してラプラス領域における 連続時間線形時間不変システムとして表します。

$${\displaystyle [{\text{in}}({\text{s}})-\Delta \Sigma {\text{M}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+{\text{noise}}({\text{s}})=\Delta \Sigma {\text{M}}({\text{s}})\,.}$$

時間の関数の積分のラプラス変換は、ラプラス表記の による単純な乗算に相当します。積分器は、数学を単純に保つために理想的な積分器であると想定されますが、実際の積分器(または同様のフィルター) では、より複雑な表現になる場合があります。 ${\displaystyle {\tfrac {1}{\text{s}}}}$

量子化のプロセスは、量子化誤差ノイズ源との加算として近似されます。ノイズは多くの場合、白色で信号とは独立していると想定されますが、量子化 (信号処理) § 加法性ノイズ モデルでは、この想定が常に有効であるとは限らないことが説明されています (特に低ビットの量子化の場合)。

システムとラプラス変換は線形なので、このシステムの全体的な動作は、入力への影響とノイズへの影響を分離して分析することができます。^{[11] §6}

$${\displaystyle \Delta \Sigma {\text{M}}_{\text{total}}({\text{s}})=\Delta \Sigma {\text{M}}_{\text{in}}({\text{s}})+\Delta \Sigma {\text{M}}_{\text{noise}}({\text{s}})\,.}$$

システムが入力信号のみにどのように影響するかを理解するために、ノイズが一時的に 0 であると仮定します。

$${\displaystyle [{\text{in}}({\text{s}})-\Delta \Sigma {\text{M}}_{\text{in}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+0=\Delta \Sigma {\text{M}}_{\text{in}}({\text{s}})\,,}$$

これを変形すると次の伝達関数が得られる。

$${\displaystyle {\frac {\Delta \Sigma {\text{M}}_{\text{in}}({\text{s}})}{{\text{in}}({\text{s}})}}={\frac {\tfrac {1}{\text{s}}}{1+{\tfrac {1}{\text{s}}}}}={\frac {1}{{\text{s}}+1}}\,.}$$

この伝達関数は複素平面に1 つの極を持つため、入力信号に対して 1^次ローパス フィルタとして効果的に機能します。(注:ループ内に定数による乗算を含めることで、カットオフ周波数を必要に応じて調整できます)。 ${\displaystyle {\text{s}}={\text{-1}}}$

システムがノイズのみにどのように影響するかを理解するために、代わりに入力が一時的に 0 であると仮定します。

$${\displaystyle [0-\Delta \Sigma {\text{M}}_{\text{noise}}({\text{s}})]\cdot {\frac {1}{\text{s}}}+{\text{noise}}({\text{s}})=\Delta \Sigma {\text{M}}_{\text{noise}}({\text{s}})\,,}$$

これを変形すると、次の伝達関数が得られます。

$${\displaystyle {\frac {\Delta \Sigma {\text{M}}_{\text{noise}}({\text{s}})}{{\text{noise}}({\text{s}})}}={\frac {1}{1+{\tfrac {1}{\text{s}}}}}={\frac {s}{{\text{s}}+1}}\,.}$$

この伝達関数は に単一のゼロと に単一の極を持つため、システムはDCの 0 で始まり、カットオフ周波数に達するまで徐々に上昇し、その後平坦化する ノイズに対するハイパス フィルタとして効果的に機能します。${\displaystyle {\text{s}}=0}$${\displaystyle {\text{s}}={\text{-1}},}$

一方、同期 ΔΣ DAC の変調ループ (図 6) は離散時間であるため、その解析は z 領域で行われます。これは、上記のラプラス領域での解析と非常によく似ており、同様の曲線を生成します。注: 多くの情報源^{[11] §6.1 [25] [26]}では、連続アナログ入力を暗黙的に離散時間信号として扱う z 領域での ΔΣ ADC の変調ループも解析しています。入力信号がすでに帯域制限されており、サンプリング レートよりも高い時間スケールでは変化しないと想定できる場合、これは有効な近似値である可能性があります。これは、変調器がスイッチド キャパシタ回路として実装されている場合に特に適しています。スイッチド キャパシタ回路は、クロックされた時間ステップでコンデンサ間で電荷を転送することによって動作します。

離散時間における積分は、入力とその前の加算結果を繰り返し加算するアキュムレータです。これは、加算ノードの出力を1 クロック サイクルの遅延ステージ ( と表記) を介して加算ノードの別の入力にフィードバックすることで、z 領域で表され、 が生成されます。その伝達関数は、ブロック図で積分器にラベルを付ける際によく使用されます。 ${\displaystyle x[n]}$${\displaystyle y[n]=x[n]+y[n-1].}$${\displaystyle y({\text{z}})}$${\displaystyle {\text{z}}^{\text{-1}}}$${\displaystyle y({\text{z}})=x({\text{z}})+y({\text{z}})\cdot {\text{z}}^{\text{-1}}}$${\displaystyle {\tfrac {1}{1-{\text{z}}^{\text{-1}}}}}$

ΔΣ DAC では、量子化器は再量子化器またはデジタル/デジタル コンバータ(DDC) と呼ばれることがあります。これは、その入力がすでにデジタル化されており、高ビット深度から低ビット深度のデジタル信号に単純に削減されるためです。これは、z 領域では、量子化ノイズを追加する別の遅延ステージによって表されます。(注: 一部のソースでは、および加法性ノイズ ステージの順序が入れ替わっている場合があります。) ${\displaystyle {\text{z}}^{\text{-1}}}$${\displaystyle {\text{z}}^{\text{-1}}}$

図 6 のように整理された変調器の z 領域方程式は次のようになります。これは、入力とノイズの観点から出力を表すように並べ替えることができます。入力は、1 クロック サイクルだけ遅延されてシステムから出力されます。ノイズ項の による乗算は、第 1 差分後方フィルタ (原点に 1 つの極、 に 1 つのゼロを持つ)を表し、ノイズをハイパス フィルタします。 $${\displaystyle [{\text{in}}({\text{z}})-\Delta \Sigma {\text{M}}({\text{z}})]\cdot {\frac {1}{1-{\text{z}}^{\text{-1}}}}\cdot {\text{z}}^{\text{-1}}+{\text{noise}}({\text{z}})=\Delta \Sigma {\text{M}}({\text{z}})\,,}$$$${\displaystyle \Delta \Sigma {\text{M}}({\text{z}})={\text{in}}({\text{z}})\cdot {\text{z}}^{\text{-1}}+{\text{noise}}({\text{z}})\cdot (1-{\text{z}}^{\text{-1}})\,.}$$${\displaystyle (1-{\text{z}}^{\text{-1}})}$${\displaystyle {\text{z}}{=}1}$

数学的な詳細に立ち入ることなく、^{[25] (式8-11)}積分器をカスケード接続して次数変調器を作成すると、次のようになります。この第1差分後方フィルタは累乗されるため、ノイズシェーピング曲線が急峻になり、ベースバンドでの減衰特性が向上します。そのため、ノイズの大幅に大きな部分がベースバンドより上になり、理想的なローパスフィルタで簡単にフィルタリングできます。 ${\displaystyle \Theta }$${\displaystyle \Theta ^{\text{th}}}$$${\displaystyle \Delta \Sigma {\text{M}}_{\Theta }({\text{z}})={\text{in}}({\text{z}})\cdot {\text{z}}^{\text{-1}}+{\text{noise}}({\text{z}})\cdot (1-{\text{z}}^{\text{-1}})^{\Theta }\,.}$$${\displaystyle \Theta }$

OSRを備えた次数変調器（およびそれに続く理想的なローパスデシメーションフィルタ）を通過する正弦波入力の理論的な信号対雑音比（SNR）（デシベル（dB））は、数学的に次のように近似的に導かれます。^{[25] （式12-21）}${\displaystyle \Theta ^{\text{th}}}$${\displaystyle 2^{d}}$

$${\displaystyle {\text{SNR}}_{\text{dB}}\approx 3.01\cdot (2\cdot \Theta +1)\cdot d-9.36\cdot \Theta -2.76\,.}$$したがって、理論上の有効ビット数（ENOB）分解能は、OSRを2倍にすると（を増分すると）、ビット単位で向上し、次数を増分するとビット単位で向上します。比較すると、ナイキストADC（ノイズシェーピングなし）をオーバーサンプリングすると、OSRが2倍になるごとにENOBがビット単位でしか向上しません。 ^[27]これは、 1^次ΔΣMのENOB増加率のわずか1 ⁄ 3です。 ${\textstyle \Theta +{\tfrac {1}{2}}}$${\displaystyle d}$${\textstyle d-{\tfrac {3}{2}}}$${\displaystyle {\tfrac {1}{2}}}$

これらのデータポイントは理論上のものです。実際には、回路は解像度を制限する他のノイズ源に必然的に遭遇し、高解像度のセルは実用的ではありません。

デルタシグマ変調は、デルタ変調と以下のステップで関連している（図7）：^{[11] §6}

1. デルタ変調器/復調器のブロック図から始めます。
2. 積分の直線性特性により、復調部でアナログ信号を再構成する積分器をデルタ変調器の前に移動することが可能になります。${\textstyle \int a+\int b=\int (a+b)}$
3. ここでも、積分の直線性特性により、2 つの積分器を組み合わせてデルタシグマ変調器/復調器のブロック図を取得できます。

量子化が均質であれば（たとえば線形であれば）、上記はそれらの仮説的等価性を十分に導出するものとなります。しかし、量子化器は均質ではないため、デルタシグマはデルタ変調にヒントを得ていますが、動作は異なります。

図7の最初のブロック図から、フィードバックをローパスフィルタの入力から直接取得する場合は、フィードバックパスの積分器を削除できます。したがって、入力信号v _inのデルタ変調の場合、ローパスフィルタは信号

${\displaystyle \int \operatorname {Quantize} \left({\text{v}}_{\text{in}}-{\text{v}}_{{\text{feedback}}_{\Delta }}\right)dt.\,}$

しかし、同じ入力信号をデルタシグマ変調すると、ローパスフィルタに

${\displaystyle \operatorname {Quantize} \left(\int \left({\text{v}}_{\text{in}}-{\text{v}}_{{\text{feedback}}_{\Delta \Sigma }}\right)dt\right).\,}$

言い換えれば、デルタ変調の代わりにデルタシグマ変調を行うことで、積分器と量子化器の操作の順序が実質的に入れ替わったことになります。最終的な効果は、よりシンプルな実装で、量子化ノイズを主に対象信号より上の周波数に抑えるという大きな利点が追加されます。この効果は、オーバーサンプリングの増加でさらに顕著になり、量子化ノイズをある程度プログラムできるようになります。一方、デルタ変調では、ノイズと信号の両方が均等に抑えられます。

さらに、デルタ変調で使用される量子化器 (例:コンパレータ) は、入力の量子化された近似値の上下の小さなステップを表す小さな出力を持ちますが、デルタシグマで使用される量子化器は、入力信号の範囲 外の値を取る必要があります。

一般的に、デルタシグマにはデルタ変調に比べていくつかの利点があります。

• 構造は次のように簡略化される。
  • 必要な積分器は1つだけ、
  • 復調器は信号を再構成するための単純な線形フィルタ（例えば、RCまたはLCフィルタ）であり、
  • 量子化器（例：コンパレータ）はフルスケール出力を持つことができます。
• 量子化された値は差分信号の積分であり、
  • 信号の変化率に対する感度が低くなり、
  • 低周波および DC 成分をキャプチャするのに役立ちます。

デルタ シグマ ADC は複雑さが異なります。以下の回路は、デシメーションなしの単純な 1 次、2 レベル量子化同期デルタ シグマ ADC に焦点を当てています。

理解を容易にするために、理想的な要素を使用した簡単な回路図(図 8a) をシミュレートします(図 8b の電圧)。これは機能的には図 1 のアナログからデジタルへの ΔΣ 変調ループと同じです (注: 2 入力反転積分器は加算ジャンクションと積分器を組み合わせて負のフィードバック結果を生成し、フリップフロップはサンプリングされた量子化器を組み合わせて、1 ビット DAC としても自然に機能します)。

20 kHzの入力正弦波 s(t)は、1ビットのPDMデジタル結果Q(t)に変換されます。20 kHzが例として使用されているのは、それが人間の聴覚の上限であると考えられているためです。

この回路は、安価なディスクリート部​​品を使ってブレッドボード上に配置することができます（いくつかのバリエーションでは、異なるバイアスを使用し、オペアンプの代わりにより単純なRCローパスフィルタを使用して統合することに注意してください）。^{[28] [29]}

簡単にするために、D フリップフロップはV _DD = +1 V と V _SS = -1 Vのデュアル電源電圧で駆動されるため、バイナリ出力Q(t)は +1 V または -1 V のいずれかになります。

2 入力反転オペアンプ積分器は、s(t)とQ(t)を組み合わせてƐ(t)を生成します。ギリシャ文字のイプシロンが使用されるのは、Ɛ(t)にはフィードバック機構によって繰り返し修正される累積誤差が含まれるためです。入力s(t)とQ(t)はどちらも-1 ボルトから 1 ボルトの間で変化しますが、Ɛ(t) は0 V を中心 に数ミリボルトしか変化しません。$${\displaystyle \varepsilon (t)=-{\frac {1}{RC}}\int (s(t)+Q(t))dt.}$$

積分器の負の符号のため、 Ɛ(t) が次にサンプリングされてQ(t) が生成されるときに、この積分内の+ Q(t) は実際には前のクロックサイクルからの負のフィードバックを表します。

理想的なD フリップフロップは、 1 MHzのクロック レートで Ɛ(t) をサンプリングします。スコープ ビュー (図 8b) には、1 μs のサンプリング周期に等しいマイナー ディビジョンがあるため、すべてのマイナー ディビジョンはサンプリング イベントに対応します。フリップフロップは理想的であると想定されているため、0 V より大きい入力電圧は論理ハイとして、0 V より小さい入力電圧は、0 V にどれだけ近いかに関係なく論理ローとして扱われます (サンプル アンド ホールド時間違反と準安定性の問題は無視します)。

サンプリング イベントが発生するたびに:

• Ɛ(t)が0Vの閾値を超えると、 Q(t)は高くなり（+1V）、
• Ɛ(t)が0Vのしきい値を下回ると、 Q(t)は低くなります（-1V）。

Q(t)は結果として得られる PDM 出力として送信され、2 入力反転積分器にもフィードバックされます。

右端の積分器はQ(t)に対してデジタルからアナログへの変換を実行し、復調されたアナログ出力r(t)を生成します。これにより、元の正弦波入力が区分線形対角線セグメントとして再構成されます。この 50 倍のオーバーサンプリング レートではr(t) は粗く見えますが、 r(t)をローパス フィルター処理して元の信号を分離することができます。入力信号の最大周波数に対してサンプリング レートが増加すると、r(t) は元の入力s(t)に近づきます。

注目すべきは、デシメーションが行われなかった場合、1ビットデルタシグマ変調器からのデジタル表現は単なるPDM信号であり、抵抗器とコンデンサと同じくらい簡単なローパスフィルタを使用して簡単にアナログに変換できることです。^[29]

ただし、一般的には、デルタ シグマ DAC は、高ビット深度のデジタル サンプルの離散時系列信号を、通常は非常に高いサンプリング レートで低ビット深度 (多くの場合 1 ビット) 信号に変換します。その後、デルタ変調信号は正確にアナログに変換され (低ビット深度の DAC は高線形性が容易であるため)、その後、アナログ領域で安価なローパス フィルタリングを実行して、デルタ シグマ変調プロセスに固有の高周波量子化ノイズを除去します。

離散フーリエ変換および離散時間フーリエ変換の記事で説明されているように、周期的にサンプリングされた信号には、本質的に信号の複数の高周波コピーまたはイメージが含まれています。最終的なアナログ ローパス フィルタの要件を緩和するために、実際のデルタ シグマ変調段階を実行する前に、これらの高周波イメージを削除することが望ましいことがよくあります。これは、補間フィルタを使用したアップサンプリングによって実行でき、多くの場合、DAC でデルタ シグマ変調を実行する前の最初のステップです。アップサンプリングは、デルタ シグマ DAC と密接に関連していますが、実際のデルタ シグマ変調段階の一部ではありません (デシメーションがデルタ シグマ ADC と密接に関連しているが、デルタ シグマ変調の一部ではないのと同様)。詳細については、この記事の範囲外です。

§ ノイズ シェーピングの図 6 の変調ループは、差分用の減算器、積分器用の累算器、および量子化用の下位ビットレジスタという基本的なデジタル要素を使用して簡単にレイアウトできます。下位ビット レジスタは、積分器からの最上位ビットを引き継いで次のサイクルのフィードバックとして使用します。

この単純な 1^次変調は、2 つ以上のオーバーフロー累算器をカスケード接続することで改善できます。各累算器は 1^次デルタシグマ変調器に相当します。結果として得られる多段ノイズシェーピング (MASH) ^{[30]構造は、より急峻な}ノイズシェーピング特性を持つため、デジタルオーディオでよく使用されます。キャリー出力は合計と遅延によって結合され、バイナリ出力が生成されます。バイナリ出力の幅は、MASH のステージ数 (次数) によって異なります。ノイズシェーピング機能の他に、さらに 2 つの魅力的な特性があります。

• ハードウェアでの実装が簡単。アキュムレータ、加算器、Dフリップフロップなどの一般的なデジタルブロックのみが必要です。
• 無条件に安定している（アキュムレータの外側にフィードバック ループがない）

この技術は、1960年代初頭に東京大学の学生だった安田康彦教授によって初めて発表されました。^{[31] [11]}デルタシグマという名前は、デルタ変調器と積分器の存在に直接由来しており、猪瀬らが特許^[要説明]出願で初めて導入しました。^[7]つまり、この名前は、数学では通常、ギリシャ文字のシグマとデルタに関連付けられている演算である、差分を積分または合計すること に由来しています。

1970年代、ベル研究所のエンジニアは、デルタ変調のバリエーションにデルタの前に形容詞を付けて命名する前例があったため、シグマデルタという用語を使用していました。また、アナログデバイス誌の編集者は1990年に、差の積分を計算するため、機能階層はシグマデルタであると正当化しました。 ^[32]

シグマデルタとデルタシグマの両方の名前が頻繁に使用されます。

カーカートとミラーは1975年に非同期デルタシグマ変調（ADSMまたはASDM）と呼ばれる連続時間変種を発表しました。これはシュミットトリガー（つまりヒステリシスを持つコンパレータ）または（論文では同等であると主張している）固定遅延を持つコンパレータのいずれかを使用します。^[33]

図 9 の例では、誤差の積分が限度を超えると、出力の状態が変化し、パルス幅変調(PWM) 出力波が生成されます。

振幅情報は量子化ノイズなしで出力PWMの時間情報に変換されます。^[34]この連続時間PWMを離散時間に変換するには、PWMを時間-デジタル変換器でサンプリングします。この変換器の分解能が限られているためノイズが追加されますが、これをフィードバックすることで整形することができます。^[35]

• パルス幅変調
• 連続可変スロープデルタ変調
• クラスDアンプ（デルタシグマ変調を使用することもある^{[12] ）}

• Walt Kester (2008 年 10 月)。「ADC アーキテクチャ III: シグマデルタ ADC の基礎」(PDF)。アナログ デバイス。2010年 11 月 2 日閲覧。
• R. Jacob Baker (2009)。CMOS ミックスシグナル回路設計 (第 2 版)。Wiley- IEEE。ISBN 978-0-470-29026-2。
• R.シュライアー; G. テメス (2005)。デルタシグマ データ コンバーターについて理解する。ワイリー。ISBN 978-0-471-46585-0。
• S.ノルスワージー; R.シュライアー; G. テメス (1997)。デルタシグマ データ コンバーター。ワイリー。ISBN 978-0-7803-1045-2。
• J. Candy; G. Temes (1992)。オーバーサンプリングデルタシグマデータコンバータ。ISBN 978-0-87942-285-1。
• Chen, Wei (2013). データ変換のための非同期シグマデルタ変調器(PDF) (博士論文).インペリアル・カレッジ・ロンドン. doi :10.25560/23651 . 2024年1月19日閲覧。

• 1 ビット A/D および D/A コンバーターは、2021 年 2 月 25 日にWayback Machineにアーカイブされました。
• シグマデルタ技術が DAC の解像度を拡張 記事 Tim Wescott 2004-06-23
• デルタシグマ変調器の設計に関するチュートリアル: パート I とパート II (Mingliang (Michael) Liu 著)
• ガボール・テメスの出版物
• シグマデルタ変調入門パートII ブロック図、コード、簡単な説明が含まれています
• 連続時間シグマデルタADCのサンプルSimulinkモデルとスクリプトサンプルのMATLABコードとSimulinkモデルが含まれています
• ブルース・ウーリーのデルタシグマコンバータプロジェクト
• デルタシグマコンバーター入門（ADCとDACの両方のシグマデルタをカバー）
• シグマデルタ ADC の謎を解き明かす。この詳細な記事では、デルタシグマ アナログ-デジタル コンバーターの理論について説明します。
• 1 ビット デルタ シグマ D/A 変換パート I: 2004 年の comp.dsp カンファレンスで発表された Randy Yates による理論記事
• MASH（マルチステージノイズシェーピング）構造と、その理論とブロックレベルの実装
• 連続時間シグマデルタADCノイズシェーピングフィルタ回路アーキテクチャでは、連続時間シグマデルタノイズシェーピングフィルタのアーキテクチャ上のトレードオフについて説明します。
• デルタシグマコンバータ：変調 - デルタシグマ変調器が機能する理由の直感的な説明
• シグマデルタ変調によるフィードバック制御を備えたデジタル加速度計
• Analog Devices シグマデルタ ADC チュートリアル (インタラクティブ)