
電子工学において、シュミットトリガは、コンパレータまたは差動増幅器の非反転入力に正帰還をかけることによって実現されるヒステリシス付きコンパレータ回路です。これは、アナログ入力信号をデジタル出力信号に変換するアクティブ回路です。この回路は、入力が変化を引き起こすのに十分な変化を起こすまで出力が元の値を保持するため、トリガと呼ばれます。
非反転構成では、入力が所定の閾値を超えると出力はハイになります。入力が別の(低い)所定の閾値を下回ると出力はローになり、入力が2つのレベルの間にある場合は出力はその値を保持します。この2つの閾値による動作はヒステリシスと呼ばれ、シュミットトリガが記憶を持ち、双安定マルチバイブレータ(ラッチまたはフリップフロップ)として動作できることを意味します。この2種類の回路には密接な関係があり、シュミットトリガはラッチに変換でき、ラッチはシュミットトリガに変換できます。
シュミットトリガ素子は、デジタル回路で使用される信号からノイズを除去する信号調整用途、特にスイッチの機械的接点バウンスを除去する用途で一般的に使用されます。また、閉ループ負帰還構成において、関数発生器やスイッチング電源で使用される弛緩発振器を実装するためにも使用されます。

信号理論において、シュミットトリガは本質的に1ビット量子化器である。
シュミットトリガーは、アメリカの科学者オットー・シュミットが大学院生だった1934年に発明したもので、[ 1 ]後に彼の博士論文(1937年)では熱電子トリガーとして記述されている。[ 2 ]これは、シュミットがイカの神経における神経インパルスの伝播を研究したことから直接生まれたものである。[ 2 ]

ヒステリシス回路は正帰還に基づいています。正帰還を適用してループゲインが 1 より大きくなるようにすれば、任意のアクティブ回路をシュミットトリガとして動作させることができます。正帰還は、出力電圧の一部を入力電圧に加えることによって導入されます。これらの回路には、比較器として機能するアンプに加えて、減衰器(右図の B ボックス) とアナログ加算器(「+」が入った円) が含まれています。この一般的なアイデアを実現するための具体的な手法は 3 つあります。最初の2 つは、一般的な正帰還システムのデュアル バージョン (直列と並列) です。これらの構成では、出力電圧は「しきい値を下げる」か「回路入力電圧を上げる」ことによって比較器の実効差入力電圧を増加させます。しきい値とメモリ特性は 1 つの要素に組み込まれています。3番目の手法では、しきい値とメモリ特性は分離されています。
入力電圧がどちらの方向にも閾値を超えると、回路自体が自身の閾値を反対方向に変更します。このために、出力電圧の一部を閾値から減算します(これは入力電圧に電圧を加えることと同じです)。したがって、出力は閾値に影響を与えますが、入力電圧には影響を与えません。これらの回路は、「直列正帰還」を備えた差動増幅器によって実現され、入力は反転入力に接続され、反転出力は非反転入力に接続されます。この構成では、減衰と加算が分離されています。電圧分圧器が減衰器として機能し、ループは単純な直列電圧加算器として機能します(キルヒホッフの電圧法則を適用)。例としては、古典的なトランジスタのエミッタ結合シュミットトリガ、オペアンプ反転シュミットトリガなどがあります。
入力電圧がどちらの方向にも閾値を超えると、回路は入力電圧を同じ方向に変化させます(今度は出力電圧の一部を直接入力電圧に加えます)。したがって、出力は入力電圧を増幅し、閾値には影響を与えません。これらの回路は、「並列正帰還」を備えたシングルエンド非反転増幅器で実現できます。入力と出力ソースは抵抗を介して入力に接続されます。2 つの抵抗は、減衰と加算の両方を取り入れた重み付き並列加算器を形成します(キルヒホッフの電流法則を適用)。例としては、あまり知られていないコレクタ・ベース結合シュミットトリガ、オペアンプ非反転シュミットトリガなどがあります。
負性抵抗を示す回路や素子の中には、同様の動作を示すものもあります。例えば、負性インピーダンス変換器(NIC)、ネオンランプ、トンネルダイオード(第1象限にN字型の電流-電圧特性を持つダイオードなど)です。後者の場合、入力が立ち上がりおよび立ち下がりのスイッチング閾値を横切ると、発振入力によってダイオードは「N」字型の立ち上がり部分から立ち上がり部分へと移動し、再び立ち上がり部分に戻ります。
この場合、2 つの独立したオープンループコンパレータ (ヒステリシスなし) に割り当てられ、双安定マルチバイブレータ(ラッチ) またはフリップフロップを駆動します。入力電圧が高しきい値を下回って上昇するとトリガーがハイになり、入力電圧が低しきい値を上回って下回るとトリガーがローになります。ここでも正のフィードバックがありますが、今回はメモリセルのみに集中しています。例としては、555 タイマーとスイッチのデバウンス回路があります。[ 3 ]

回路図におけるシュミットトリガの記号は、三角形の中に理想的なヒステリシス曲線を表す記号が描かれたものです。

オリジナルのシュミットトリガは、切り替え可能な上側レッグ(コレクタ抵抗)を備えた電圧分圧器によって実現される動的閾値のアイデアに基づいています。そして ) と安定した下肢 ( Q1は、反転入力(Q1ベース-エミッタ接合)と非反転入力(Q1エミッタ)からなる差動入力コンパレータとして機能します。入力電圧は反転入力に印加され、分圧器の出力電圧は非反転入力に印加され、そのしきい値が決定されます。コンパレータの出力は、分圧器を介して第2の共通コレクタ段Q2(エミッタフォロワ)を駆動します。エミッタ結合トランジスタQ1とQ2は、実際には電子的な双投スイッチを構成しており、分圧器の上側の脚を切り替えて、入力電圧とは異なる方向にしきい値を変更します。
この構成は、非反転入力(Q2のベース)と出力(Q1のコレクタ)の間に直列正帰還を持つ差動増幅器と考えることができ、これにより遷移プロセスが強制されます。また、エミッタ抵抗によって小さな負帰還も導入されています。正帰還が負帰還よりも優勢になり、ヒステリシスを得るために、2つのコレクタ抵抗の比率は次のように選択される。したがって、流れる電流が少なくなり、電圧降下も少なくなる。Q1がオンの場合とQ2がオンの場合では、異なる閾値が存在します。結果として、回路はグランド((画像参照)。
右図に示す NPN トランジスタの場合、入力電圧が共通エミッタ電圧(具体的には高閾値)を下回っていると仮定します。これにより、Q1 のベース・エミッタ接合は逆バイアスされ、Q1 は導通しません。Q2 のベース電圧は、上述の分圧回路によって決定され、Q2 が導通し、トリガー出力が低状態になります。2 つの抵抗器はそして高しきい値を決定する別の分圧回路を形成する。、高しきい値はおよそ次のとおりです。
出力電圧は低いものの、グランド電位よりは十分に高い。高閾値とほぼ等しく、後続のデジタル回路の論理ゼロとしては十分低くない可能性がある。そのため、トリガ回路の後にレベルシフト回路を追加する必要があるかもしれない。
入力電圧(Q1のベース電圧)がエミッタ抵抗の両端の電圧をわずかに上回ると、(高しきい値)Q1が導通を開始します。コレクタ電圧が低下し、分圧回路によってQ2のベース電圧が低下するため、Q2はカットオフに向かって動作し始めます。共通エミッタ電圧もこの変化に追随して低下し、Q1の導通が増加します。電流は回路の右側の脚から左側の脚へと流れ始めます。Q1の導通が増加しているにもかかわらず、Q1が流す電流は少なくなります。(以来) );エミッタ電圧は低下し続け、Q1の実効ベース・エミッタ間電圧は継続的に上昇します。この雪崩のようなプロセスは、Q1が完全にオン(飽和)になり、Q2がオフになるまで続きます。トリガーはハイ状態に移行し、出力(Q2のコレクタ)電圧はに近づきます。。次に、2つの抵抗器そして低しきい値を決定する分圧回路を形成する。その値はおおよそ次のとおりである。
トリガーがハイ状態になったとき、入力電圧が十分に低下すると(低しきい値を下回ると)、Q1がカットオフを開始します。コレクタ電流が減少し、その結果、共有エミッタ電圧がわずかに低下し、Q1のコレクタ電圧が大幅に上昇します。分圧回路はこの変化をQ2のベース電圧に伝え、Q2は導通を開始します。電圧が上昇し、Q1のベース・エミッタ間電位が同様の雪崩現象でさらに低下し、Q1は導通を停止します。Q2は完全にオン(飽和)になり、出力電圧は再び低くなります。

古典的な非反転シュミットトリガーは、Q2コレクタからではなくエミッタから出力します。この構成では、出力電圧は動的しきい値(共有エミッタ電圧)に等しくなり、両方の出力レベルは電源レールから離れます。もう1つの欠点は、負荷がしきい値を変化させるため、十分に高くする必要があることです。ベース抵抗Q1のベース・エミッタ接合部を介した入力電圧がエミッタ電圧に及ぼす影響を防ぐことが必須である。
回路を簡略化するために、Q1コレクタをQ2ベースに直接接続することで、分圧回路を省略できます。ベース抵抗も省略できるため、入力電圧源がQ1 のベースを直接駆動します。[ 4 ]この場合、共通エミッタ電圧と Q1 コレクタ電圧は出力には適していません。入力電圧が高閾値を超えて Q1 が飽和すると、そのベース-エミッタ接合が順方向バイアスされ、入力電圧の変動が直接エミッタに伝達されるため、出力として Q2 コレクタのみを使用する必要があります。結果として、共通エミッタ電圧と Q1 コレクタ電圧は入力電圧に追従します。この状況は、過駆動トランジスタ差動増幅器やECLゲートでよく見られます。

すべてのラッチと同様に、基本的なコレクタ・ベース結合双安定回路はヒステリシスを伴って動作します。追加のベース抵抗Rを入力の1つ(図のQ1のベース)に接続することで、シュミットトリガに変換できます。2つの抵抗そして出力(Q2のコレクタ)電圧と入力電圧を加算し、シングルエンドトランジスタ「コンパレータ」Q1を駆動する並列電圧加算器(上のブロック図 の円)を形成します。ベース電圧がしきい値( ≈Q2のコレクタ電圧がどちらの方向にも0.65V 以上変化すると、Q2のコレクタ電圧の一部が同じ方向に入力電圧に加算されます。このように、出力は並列正帰還によって入力電圧を変化させ、しきい値(ベース・エミッタ間電圧)には影響を与えません。
エミッタ結合型は、入力電圧がハイスレッショルド電圧よりかなり低い場合でも入力トランジスタが逆バイアスされるため、トランジスタが確実にオフになるという利点があります。これは、ゲルマニウムトランジスタを使用して回路を実装していた時代には重要であり、この構成は現在でも広く用いられています。入力ベース抵抗は省略可能です。なぜなら、入力ベース・エミッタ接合が順バイアスされている場合、エミッタ抵抗が電流を制限するからです。
エミッタ結合シュミットトリガの論理ゼロ出力レベルは十分に低くない場合があり、追加の出力レベルシフト回路が必要になることがあります。コレクタ結合シュミットトリガは、論理ゼロで非常に低い(ほぼゼロの)出力レベルになります。
シュミットトリガは、一般的にオペアンプまたは専用のコンパレータを使用して実装されます。[ ii ]オープンループオペアンプとコンパレータは、アナログ入力と、2 つの入力間の電圧差の符号を抽出するデジタル出力を持つアナログ-デジタルデバイスと考えることができます。 [ iii ]正帰還は、出力電圧の一部を入力電圧に直列または並列に追加することによって適用されます。オペアンプのゲインが非常に高いため、ループゲインも十分に高く、アバランシェのようなプロセスを提供します。

この回路では、2 つの抵抗器そして並列電圧加算器を形成します。出力電圧の一部を入力電圧に加えることで、結果として生じる電圧が接地電圧に近いときに発生するスイッチング中およびスイッチング後に電圧を増大させます。この並列正帰還により、必要なヒステリシスが生成され、これは抵抗間の比率によって制御されます。そして並列電圧加算器の出力はシングルエンド(接地に対する電圧を出力)であるため、差動入力を持つ増幅器は必要ありません。従来のオペアンプは差動入力を持つため、反転入力は接地され、基準点がゼロボルトになります。
出力電圧は常にオペアンプの入力電圧と同じ符号を持ちますが、回路の入力電圧と同じ符号を持つとは限りません(2つの入力電圧の符号は異なる場合があります)。回路の入力電圧がハイしきい値より高いかローしきい値より低い場合、出力電圧は回路の入力電圧と同じ符号を持ちます(回路は非反転です)。これは、コンパレータの出力がハイかローかに応じて異なるポイントで切り替わるコンパレータのように動作します。回路の入力電圧がしきい値の間にある場合、出力電圧は定義されず、直前の状態に依存します(回路は基本的なラッチのように動作します)。
例えば、シュミットトリガが現在ハイ状態の場合、出力は正の電源レールになります(出力電圧抵抗を持つ夏の値は、重ね合わせの定理を適用することで求めることができる。
コンパレータは、次のときに切り替わります。。それから(電流保存の原理を適用することでも同じ結果が得られる。)以下に下がる必要がある出力を切り替えるには、コンパレータの出力が切り替えられたら、、しきい値はハイに戻す。つまり、この回路はゼロを中心とするスイッチングバンドを作成し、トリガーレベルは(反転入力にバイアス電圧を印加することで、左または右にシフトできます。)出力がオン(プラス)になり、その後オフ(マイナス)になるには、入力電圧がバンドの上限を超え、次にバンドの下限を下回る必要があります。ゼロまたはが無限大(つまり、開回路)の場合、帯域はゼロ幅に縮退し、標準的な比較器として動作します。伝達特性は左の図に示されています。しきい値の値ははによって与えられる、出力の最大値は電源レールです。

並列正帰還回路の特異な特性は、入力ソースへの影響です。負並列帰還回路(反転増幅器など)では、反転入力の仮想接地によって入力ソースとオペアンプ出力が分離されます。ここでは仮想接地がなく、オペアンプの定常出力電圧が印加されます。入力電源へのネットワーク。オペアンプの出力は、入力電源に逆方向の電流を流します(入力電圧が正のときは電源に電流を注入し、負のときは電源から電流を引き出します)。
右図は、正確な閾値を持つ実用的なシュミットトリガを示しています。伝達特性は、以前の基本構成とまったく同じ形状で、閾値も同じです。一方、以前の場合、出力電圧は電源電圧に依存していましたが、今回はツェナーダイオード(単一のダブルアノードツェナーダイオードに置き換えることも可能)によって決まります。この構成では、ツェナーダイオードを適切に選択することで出力レベルを変更でき、これらのレベルは電源電圧変動に対して耐性があります(つまり、コンパレータのPSRRが向上します)。抵抗器ダイオードと抵抗器を流れる電流を制限するために、コンパレータの入力漏れ電流によって引き起こされる入力電圧オフセットを最小限に抑えます。

反転バージョンでは、減衰と加算が分離されています。2 つの抵抗器そしては「純粋な」減衰器(分圧器)としてのみ機能します。入力ループは直列電圧加算器(キルヒホッフの電圧法則(KVL)の適用)として機能し、出力電圧の一部を回路の入力電圧に直列に追加します。この直列正帰還により、必要なヒステリシスが生成され、これは抵抗間の比率によって制御されます。そして抵抗運動全体(そして )。オペアンプの入力に印加される実効電圧はフローティング状態なので、オペアンプは差動入力でなければなりません。
この回路は、出力電圧がヒステリシスサイクル外(入力電圧が高閾値以上または低閾値以下の場合)にあるときは常に入力電圧と逆符号になるため、反転回路と呼ばれます。ただし、入力電圧がヒステリシスサイクル内(高閾値と低閾値の間)にある場合は、反転回路にも非反転回路にもなり得ます。出力電圧は定義されておらず、直前の状態に依存するため、この回路は基本的なラッチのように動作します。
2つのバージョンを比較するために、回路の動作は上記と同じ条件で検討します。シュミットトリガが現在ハイ状態の場合、出力は正の電源レールになります。出力電圧分圧回路の電圧は次のようになります。
コンパレータは、次のときに切り替わります。。だから出力が切り替わるには、この電圧を超える必要があります。コンパレータの出力が切り替わると、、しきい値はハイに戻す。つまり、この回路はゼロを中心とするスイッチングバンドを作成し、トリガーレベルは(接続することで左または右に移動できます)入力電圧がバンドの上端より上に上昇し、次にバンドの下端より下に下がって初めて、出力がオフ(マイナス)になり、その後再びオン(プラス)になる。ゼロ(つまり短絡)またはが無限大の場合、帯域はゼロ幅に縮退し、標準的な比較器として動作します。
並列回路とは対照的に、この回路は入力電源に影響を与えません。なぜなら、入力電源はオペアンプの高い入力差動インピーダンスによって分圧器の出力から分離されているからです。
反転増幅器では、抵抗器の両端に電圧降下が発生します。基準電圧、すなわち上限しきい値電圧を決定します。そしてより低いしきい値電圧入力信号が印加された場合との比較のために、これらの電圧は固定されています。出力電圧と抵抗値が固定されているためです。
ドロップを変更することでしきい値電圧は、バイアス電圧を加えることで変化させることができます。抵抗器と直列に接続、その両端の電圧降下を変化させることができ、それによってしきい値電圧が変化する。バイアス電圧を変化させることで、所望の基準電圧値を得ることができる。上記の式は次のように修正できる。
シュミットトリガは、一般的にノイズ耐性のためにオープンループ構成で使用され、関数発生器を実装するためにクローズドループ構成で使用されます。
シュミットトリガの応用例の一つは、入力閾値が一つしかない回路のノイズ耐性を向上させることです。入力閾値が一つしかない場合、その閾値付近のノイズの多い入力信号[ iv ]によって、ノイズのみで出力が急速に切り替わってしまう可能性があります。シュミットトリガの入力にあるノイズの多い信号は、一方の閾値付近では出力値を一度しか切り替えることができません。その後、別の閾値を超えると、別の切り替えが発生します。
例えば、増幅された赤外線フォトダイオードは、絶対最小値と絶対最大値の間を頻繁に切り替わる電気信号を生成する。この信号はローパスフィルタによって平滑化され、スイッチング信号のオン時間とオフ時間の相対的な割合に応じて上昇と下降を繰り返す信号となる。このフィルタ処理された出力はシュミットトリガの入力に送られる。結果として、シュミットトリガの出力は、受信した赤外線信号がフォトダイオードを既知の一定期間以上励起した後にのみ低レベルから高レベルに切り替わり、シュミットトリガが高レベルになると、赤外線信号がフォトダイオードを励起しなくなってから同様の既知の一定期間以上経過した後にのみ低レベルに切り替わる。フォトダイオードは環境ノイズによって誤動作を起こしやすいが、フィルタとシュミットトリガによって加えられる遅延により、デバイスを刺激する入力が確実に存在する場合にのみ出力が切り替わることが保証される。
シュミットトリガは、同様の理由(例えば、スイッチのデバウンス)から、多くのスイッチング回路で一般的に使用されています。

以下の7400シリーズデバイスは、入力部にシュミットトリガを備えています(7400シリーズ集積回路のリストを参照)。
4000シリーズのデバイスの多くは、入力部にシュミットトリガを備えています(4000シリーズ集積回路のリストを参照)。
シュミット入力構成可能なシングルゲートチップ(7400シリーズ集積回路一覧§ 小型フットプリントを参照):

シュミットトリガは双安定マルチバイブレータであり、別のタイプのマルチバイブレータである弛緩発振器を実装するために使用できます。これは、反転シュミットトリガの出力と入力の間に単一のRC積分回路を接続することによって実現されます。出力は連続方形波となり、その周波数はの値に依存します。 そして 、そしてシュミットトリガのしきい値ポイント。複数のシュミットトリガ回路は単一の集積回路で提供できるため(例えば、 4000シリーズのCMOSデバイスタイプ40106には6つ搭載されている)、ICの余剰部分を、わずか2つの外部部品で構成されたシンプルで信頼性の高い発振器として迅速に活用できます。

ここでは、コンパレータベースのシュミットトリガを反転構成で使用しています。さらに、積分RCネットワークによる低速負帰還を追加しています。その結果、出力は自動的に正の電源電圧から発振します。負の電源電圧へコンデンサが一方のシュミットトリガ閾値からもう一方の閾値まで充電されるとき。