Loading article…
周波数シンセサイザは、単一の基準周波数から様々な周波数を生成する電子回路です。周波数シンセサイザは、ラジオ受信機、テレビ、携帯電話、無線電話、トランシーバー、CB無線機、ケーブルテレビコンバータボックス、衛星受信機、GPSシステムなどの機器で使用されています。周波数シンセサイザは、周波数逓倍、周波数分割、直接デジタル合成、周波数混合、位相同期ループなどの技術を用いて周波数を生成します。周波数シンセサイザの出力の安定性と精度は、入力される基準周波数の安定性と精度に左右されます。そのため、シンセサイザは水晶発振器などによって提供されるような、安定かつ高精度な基準周波数を使用します。
シンセサイザは 3 種類に分類できます。第 1 種類と第 2 種類は、スタンドアロン アーキテクチャとして一般的に見られます。1960年代に見られた直接アナログ合成 (ミックスフィルタディバイド アーキテクチャとも呼ばれます[ 1 ] 、例: HP 5100A [ 2 ]、およびより現代的な直接デジタル シンセサイザ(DDS) (表参照) です。第 3 種類は、通信システムIC の構成要素として一般的に使用されています。整数 N および分数 N を含む間接デジタル ( PLL ) シンセサイザです[ 3 ] 。最近登場した TAF-DPS も直接的なアプローチです。クロック パルス列の各パルスの波形を直接構築します。
デジフェーズシンセサイザは、ある点ではDDSに似ていますが、アーキテクチャに違いがあります。その利点の1つは、特定の基準周波数で他のタイプのシンセサイザよりもはるかに細かい解像度を実現できることです。[ 4 ] [ 5 ]
時間平均周波数直接周期合成（TAF-DPS）は、集積回路を駆動するクロック信号の周波数生成に焦点を当てています。他のすべての技術とは異なり、時間平均周波数という新しい概念を使用します。[ 6 ]その目的は、オンチップクロック信号生成の分野における長年の2つの問題、すなわち任意周波数生成と瞬時周波数切り替えに対処することです。
TAF-DPSは、基本時間単位から始めて、まず2種類のサイクルT AとT Bを生成します。これらの2種類のサイクルは、クロックパルス列を生成するためにインターリーブ方式で使用されます。その結果、TAF-DPSは、任意周波数生成と瞬時周波数切り替えの問題に効果的に対処できます。TAFコンセプトを利用した最初の回路技術は、1990年代後半に開発されたフライングアダー[ 7 ]またはフライングアダーPLL [ 8 ]でした。
シンセサイザーが広く普及する以前は、異なる周波数の放送局を受信するために、ラジオやテレビのスーパーヘテロダイン受信機は、共振回路を用いて周波数を生成する局部発振器の手動チューニングに依存していました。受信機は、可変コンデンサまたは目的のチャンネルに適した同調回路を選択するスイッチによって異なる周波数に調整されました。これは、1980年代以前のテレビ受信機で一般的に使用されていたタレットチューナーに見られる特徴です。しかし、同調回路の共振周波数はあまり安定しておらず、温度変化や部品の経年劣化によって周波数ドリフトが発生し、受信機は放送局の周波数からずれてしまいました。自動周波数制御（AFC）はドリフトの問題をある程度解決しましたが、手動による再チューニングが必要になることがよくありました。送信周波数は安定化されているため、受信機には固定された安定した周波数の正確な発生源が望ましいです。
水晶発振器はLC回路よりも何桁も安定性が高く、局部発振器の周波数制御に使用すれば、受信機の同調を維持するのに十分な安定性を提供します。しかし、水晶の共振周波数はその寸法によって決まり、受信機を異なる周波数に同調させるために変更することはできません。一つの解決策は、必要な周波数ごとに1つずつ水晶を用意し、適切な水晶を回路に切り替えて使用することです。この方法は、必要な周波数がごく少数の場合に実用的ですが、多くの用途ではすぐにコストがかさみ、非実用的になります。例えば、多くの国のFMラジオ帯域は、約88～ 108MHzの範囲で100の個別のチャンネル周波数をサポートしています。各チャンネルを同調させるには、100個の水晶が必要になります。ケーブルテレビは、さらに広い帯域でさらに多くのチャンネルをサポートできます。水晶の数が多いほどコストが上がり、設置スペースも増えます。
この問題を解決するために開発されたのが、水晶発振器によって生成された基準周波数から複数の周波数を生成できる回路です。これは周波数シンセサイザと呼ばれます。新しく合成された周波数は、基準となる水晶発振器から派生しているため、基準となる水晶発振器と同じ周波数安定性を持ちます。
コヒーレント技術は、単一の安定したマスター発振器から派生した周波数を生成します。ほとんどのアプリケーションでは水晶発振器が一般的ですが、他の共振器や周波数源も使用できます。インコヒーレント技術は、複数の安定した発振器のセットから周波数を派生させます。[ 9 ]商用アプリケーションで使用されるシンセサイザーの大部分は、シンプルさと低コストのため、コヒーレント技術を使用しています。
周波数をコヒーレントに合成するための技術は複数あり、分周器、位相同期ループ（PLL）、直接デジタル合成（DDS）などが挙げられる。どの方式を選択するかは、コスト、複雑さ、周波数ステップサイズ、スイッチングレート、位相ノイズ、スプリアス出力など、いくつかの要因によって決まる。多くの種類の周波数シンセサイザは集積回路として提供されており、コストとサイズを削減できる。
周波数合成技術に関する影響力のある初期の書籍としては、Floyd M. Gardner (1966 年Phaselock Techniques ) [ 10 ]とVenceslav F. Kroupa (1973 年Frequency Synthesis ) [ 11 ]の著作がある。
よく考え抜かれた設計手順は、シンセサイザープロジェクトを成功させるための最初の重要なステップと考えられています。[ 12 ]マナセヴィッチは、周波数シンセサイザーのシステム設計において、経験豊富なシンセサイザー設計者の数だけ最良の設計手順が存在すると述べています。 [ 12 ]周波数シンセサイザーのシステム分析には、出力周波数範囲、周波数調整増分、周波数安定性、位相ノイズ性能、スイッチング時間、サイズ、消費電力、およびコストが含まれます。[ 13 ]クローフォードは、これらは相互に矛盾する要件であると述べています。[ 14 ]
周波数合成係数が整数の比である場合、機械的なギア比の関係に類似した数学的手法を周波数合成に適用できます。 [ 11 ]この方法により、スペクトルスプリアスの分布と抑制を効果的に計画できます。DDSを含む可変周波数シンセサイザは、位相を表すためにモジュラ演算を使用して設計されるのが一般的です。
位相同期ループはフィードバック制御システムです。2つの入力信号の位相を比較し、位相差に比例する誤差信号を生成します。 [ a ]この誤差信号はローパスフィルタでフィルタリングされ、電圧制御発振器（VCO）を駆動して出力周波数を生成します。出力周波数は分周器を通してシステムの入力に戻され、負のフィードバックループを形成します。出力周波数がドリフトすると、位相誤差信号が増加し、周波数を逆方向に駆動して誤差を低減します。このようにして、出力はもう一方の入力の周波数に同期されます。このもう一方の入力は基準と呼ばれ、通常は安定した水晶発振器から得られます。
周波数シンセサイザが複数の周波数を生成できる鍵は、出力とフィードバック入力の間に配置される分周器にあります。これは通常、出力信号をクロック信号として用いるデジタルカウンタの形をとります。カウンタはあらかじめ初期カウント値が設定されており、クロック信号のサイクルごとにカウントダウンします。カウント値がゼロになると、カウンタの出力状態が変化し、初期カウント値が再ロードされます。この回路はフリップフロップを用いて簡単に実装でき、デジタル回路であるため、他のデジタル部品やマイクロプロセッサとのインターフェースも非常に容易です。これにより、シンセサイザが出力する周波数をデジタルシステムで容易に制御・利用することが可能になります。
基準信号が 100 kHz で、分周器が 1 ～ 100 の間の任意の値にプリセットできるとします。比較器によって生成される誤差信号は、分周器の出力も 100 kHz の場合にのみゼロになります。そのためには、VCO は 分周器のカウント値の 100 kHz 倍の周波数で動作する必要があります。したがって、 カウントが 1 の場合は 100 kHz、 カウントが 2 の場合は 200 kHz、 カウントが 10 の場合は 1 MHz などの出力が生成されます。最も単純な整数 N 分周器では、基準周波数の整数倍しか得られないことに注意してください。この制限を克服する分数 N 分周器は容易に入手できます。[ 15 ]
実際には、PLLベースの周波数シンセサイザは非常に広い周波数範囲で動作させることはできません。なぜなら、コンパレータの帯域幅が限られており、エイリアシングの問題が発生する可能性があるからです。これにより、誤ったロック状態が発生したり、全くロックできなくなったりする可能性があります。さらに、非常に広い周波数範囲で動作する高周波VCOを製造することも困難です。
多くの無線アプリケーションでは、デジタルカウンタに直接入力できる周波数よりも高い周波数が必要となります。プリスケーラと呼ばれる高速な初期分周段を使用して、周波数を扱いやすいレベルまで下げることができます。プリスケーラは全体の分周比の一部であるため、固定プリスケーラでは、無線アプリケーションで一般的に見られる狭いチャネル間隔をサポートするシステムの設計に問題が生じる可能性があります。これは、デュアルモジュラスプリスケーラを使用することで克服できます。[ 15 ]
さらに実用的な側面としては、周波数の切り替えに必要な時間、電源投入時のロック時間、出力ノイズのレベルなどが挙げられます。これらはすべて、周波数比較器の出力とVCOの入力の間に配置されるローパスフィルタであるシステムのループフィルタの機能です。通常、周波数比較器の出力は短いエラーパルスの形をとりますが、VCOの入力は滑らかでノイズのないDC電圧でなければなりません。強いフィルタリングはVCOの変化への応答を遅くし、ドリフトや応答時間の遅延を引き起こしますが、弱いフィルタリングはノイズや不安定性を引き起こす可能性があります。したがって、フィルタの設計はシステムの性能にとって非常に重要であり、シンセサイザシステムを設計する際の主な焦点となります。[ 15 ]
多くのPLL周波数シンセサイザは、周波数変調（FM）も生成できます。変調信号はループフィルタの出力に加算され、VCOとシンセサイザ出力の周波数を直接変化させます。変調は位相比較器出力にも現れ、周波数分割によって振幅が減少されます。ループフィルタでブロックできないほど低い変調信号のスペクトル成分は、変調信号とは逆の極性でVCO入力に戻り、打ち消し合います。（ループはこれらの成分を除去すべきVCOノイズとみなします。）ループフィルタのカットオフ周波数を超える変調成分はVCO入力に戻ることができないため、VCO出力に残ります。[ 16 ]この単純な方式では、低周波またはDC変調信号を直接処理することはできませんが、この方式を使用する多くのAC結合ビデオおよびオーディオFM送信機では問題ありません。PLL周波数シンセサイザは、上記の制限を克服するために2点変調を使用することで、低周波およびDCで変調できます。[ 17 ]変調は以前と同様にVCOに適用されるが、今回は高速デルタシグマADCを使用してアナログFM信号に合わせてシンセサイザにもデジタル的に適用される。