Loading article…
論理ゲートは、 1つ以上のバイナリ入力に対して実行される論理演算であるブール関数を実行し、単一のバイナリ出力を生成するデバイスです。文脈によっては、この用語は、例えば立ち上がり時間がゼロでファンアウトが無制限である理想的な論理ゲートを指す場合もあれば、非理想的な物理デバイスを指す場合もあります[ 1 ]（比較のために理想的なオペアンプと実際のオペアンプを参照）。
論理ゲートを構築する主な方法は、電子スイッチとして機能するダイオードまたはトランジスタを使用することです。今日では、ほとんどの論理ゲートはMOSFET（金属酸化物半導体電界効果トランジスタ）で作られています。[ 2 ]また、真空管、リレーロジックを備えた電磁リレー、流体ロジック、空気圧ロジック、光学、分子、音響[ 3 ]、あるいは機械的または熱的[ 4 ]要素を使用して構築することもできます。
論理ゲートは、ブール関数を構成するのと同じようにカスケード接続することができ、すべてのブール論理の物理モデルを構築できるため、ブール論理で記述できるすべてのアルゴリズムと数学を構築できます。論理回路には、マルチプレクサ、レジスタ、算術論理演算ユニット（ALU）、コンピュータメモリなどのデバイスから、 1億個以上の論理ゲートを含む完全なマイクロプロセッサまでが含まれます。[ 5 ]
複合論理ゲートであるAND-OR-反転（AOI）とOR-AND-反転（OAI）は、MOSFETを用いた構成が個々のゲートの合計よりも単純かつ効率的であるため、回路設計でよく用いられます。[ 6 ]
基本的な論理ゲートは、 NOT、OR、NOR（ORの否定）、AND、NAND（ANDの否定）、XOR（排他的OR）、XNOR（排他的ORの否定）の7つです。 [ 7 ]
二進数システムは、古代の易経の二進システムに影響を受けたゴットフリート・ヴィルヘルム・ライプニッツによって改良されました（1705年に出版）。 [ 8 ] [ 9 ]ライプニッツは、二進システムを使用することで算術と論理の原理が組み合わされることを確立しました。
1837年にチャールズ・バベッジが考案した解析機関は、歯車に基づいた機械式論理ゲートを使用していた。[ 10 ]
1886年の手紙で、チャールズ・サンダース・パースは、論理演算が電気スイッチング回路によってどのように実行できるかを説明した。[ 11 ]初期の電気機械式コンピュータは、後の真空管（熱電子管）やトランジスタ（後の電子コンピュータの構築に使用された）といった革新技術ではなく、スイッチとリレーロジックから構成されていた。ルートヴィヒ・ヴィトゲンシュタインは、 『論理哲学論考』 （1921年）の命題5.101として、16行真理値表のバージョンを紹介した。一致回路の発明者であるヴァルター・ボーテ[ 12 ]は、1924年に最初の現代的な電子ANDゲートを発明し、1954年のノーベル物理学賞の一部を受賞した。コンラート・ツーゼは、自身のコンピュータZ1（1935年から1938年）のために電気機械式論理ゲートを設計・構築した。
1934年から1936年にかけて、NECのエンジニアである中島明、クロード・シャノン、ビクター・シェスタコフは、それぞれ独立に発見した2値ブール代数がスイッチング回路の動作を記述できることを示した一連の論文で、スイッチング回路理論を紹介した。 [ 13 ] [ 14 ] [ 15 ] [ 16 ]この電気スイッチの特性を利用して論理を実装することは、すべての電子デジタルコンピュータの根底にある基本概念である。スイッチング回路理論は、第二次世界大戦中および戦後に電気工学コミュニティで広く知られるようになり、それまで主流だった場当たり的な方法に代わって理論的な厳密さが採用されるようになり、デジタル回路設計の基礎となった。[ 16 ]
1948年、バーディーンとブラテインは反転層を持つ絶縁ゲートトランジスタ（IGFET）の特許を取得しました。彼らの概念は、今日のCMOS技術の基礎となっています。[ 17 ] 1957年、フロッシュとデリックはPMOSとNMOSのプレーナーゲートの製造に成功しました。[ 18 ]その後、ベル研究所のチームがPMOSとNMOSゲートを備えた動作するMOSを実証しました。[ 19 ] 1963年、フェアチャイルド・セミコンダクターのチータン・サとフランク・ワンラスによって、両方のタイプが組み合わされ、相補型MOS（CMOS）ロジックに採用されました。 [ 20 ]
一般的に使用されている基本論理ゲートのシンボルには 2 組あり、どちらもANSI / IEEE Std 91-1984 およびその補足 ANSI/IEEE Std 91a-1991 で定義されています。従来の回路図に基づく「特徴的な形状」セットは、簡単な図面に使用され、 1950 年代から 1960 年代の米国軍事規格MIL-STD-806 に由来します。[ 21 ]非公式に「軍事用」と呼ばれることもあり、その起源を反映しています。ANSI Y32.14 および後に IEEE および IEC によって改良されたその他の初期の業界標準に基づく「長方形の形状」セットは、すべてのタイプのゲートに長方形の輪郭があり、従来のシンボルでは不可能なはるかに広範囲のデバイスを表現できます。[ 22 ] IEC規格であるIEC 60617-12は、ヨーロッパのEN 60617-12:1999、英国のBS EN 60617-12:1999、ドイツのDIN EN 60617-12:1998などの他の規格にも採用されています。
IEEE Std 91-1984とIEC 617-12の共通の目標は、デジタル回路の複雑な論理関数を回路図記号で記述するための統一的な方法を提供することでした。これらの関数は、単純なANDゲートやORゲートよりも複雑で、4ビットカウンタのような中規模回路からマイクロプロセッサのような大規模回路まで、幅広い規模の回路を対象としていました。
IEC 617-12 およびその番号変更後の後継規格 IEC 60617-12 は、「特徴的な形状」のシンボルを明示的に示していませんが、それらを禁止しているわけでもありません。[ 22 ]ただし、ANSI/IEEE Std 91 (および 91a) では、次の注記とともにこれらのシンボルが示されています。「特徴的な形状のシンボルは、IEC Publication 617、Part 12 によれば推奨されていませんが、その規格と矛盾するものとはみなされません。」 IEC 60617-12 には、同様に次の注記 (セクション 2.1) が含まれています。「推奨されていませんが、公式の国家規格で認められている他のシンボル、つまりシンボル [基本ゲートのリスト] の代わりに特徴的な形状を使用することは、この規格と矛盾するものとはみなされません。これらの他のシンボルを組み合わせて複雑なシンボル (たとえば、埋め込みシンボルとして使用する) を形成することは推奨されません。」この妥協案は、IEEEとIECそれぞれのワーキンググループ間で合意され、IEEE規格とIEC規格が相互に準拠できるようにするために成立した。
1980年代には、回路基板とゲートアレイと呼ばれるカスタムICの両方を設計する上で、回路図が主流の方法でした。今日では、カスタムICとフィールドプログラマブルゲートアレイは、VerilogやVHDLなどのハードウェア記述言語（HDL）を用いて設計されるのが一般的です。
ド・モルガンの法則を用いると、AND関数は入力と出力が否定されたOR関数と同一になります。同様に、 OR関数は入力と出力が否定されたAND関数と同一になります。NANDゲートは入力が否定されたORゲートと等価であり、NORゲートは入力が否定されたANDゲートと等価です。
これにより、基本ゲートの代替シンボルセットが生まれます。これは、コアシンボル（ANDまたはOR）とは反対のシンボルを使用しますが、入力と出力が反転されています。これらの代替シンボルを使用すると、論理回路図がはるかに明確になり、アクティブハイ出力がアクティブロー入力に誤って接続された場合や、その逆の場合を示すのに役立ちます。両端で論理否定がある接続は、否定のない接続と適切なゲートの変更、またはその逆で置き換えることができます。片方の端で否定があり、もう一方の端で否定がない接続は、代わりに両端のいずれかでド・モルガンの等価シンボルを使用することで、解釈しやすくなります。接続の両端で否定または極性インジケータが一致する場合、そのパスには論理否定はありません（実質的にバブルが「キャンセル」されます）。これにより、あるシンボルから次のシンボルへの論理状態を追跡しやすくなります。これは実際の論理回路図でよく見られる現象です。したがって、読者は図形をORまたはANDの図形としてのみ関連付ける習慣を身につけるのではなく、入力と出力の両方にあるバブルも考慮に入れて、示されている「真の」論理関数を判断する必要があります。
ド・モルガン記号は、ゲートの主要な論理目的と、「信号あり」（アクティブ、オン）状態において考慮されるノードの極性をより明確に示すことができます。スイッチによっていずれかの入力がローになったときにモーターを駆動するために2入力NANDゲートを使用する簡略化されたケースを考えてみましょう。「信号あり」状態（モーターオン）は、どちらか一方のスイッチがオンになったときに発生します。AND論理を示唆する通常のNAND記号とは異なり、2つの負入力ORゲートであるド・モルガンバージョンは、ORが重要であることを正しく示しています。通常のNAND記号では、出力にバブルがあり、入力にはバブルがありません（モーターをオンにする状態とは逆です）が、ド・モルガン記号では、モーターを駆動する極性で入力と出力の両方が示されています。
ド・モルガンの定理は、経済的な理由から、論理ゲートをNANDゲートのみの組み合わせ、またはNORゲートのみの組み合わせとして実装するために最も一般的に使用されます。
様々な論理ゲートの出力比較：
チャールズ・サンダース・パースは（1880～1881年の間に）NORゲートのみ（またはNANDゲートのみ）で他のすべての論理ゲートの機能を再現できることを示したが、その研究は1933年まで未発表だった。[ 24 ]最初に発表された証明は1913年にヘンリー・M・シェファーによるものなので、NAND論理演算はシェファー・ストロークと呼ばれることがあり、論理NORはパースの矢と呼ばれることがある。[ 25 ]その結果、これらのゲートはユニバーサル論理ゲートと呼ばれることがある。[ 26 ]
論理ゲートは状態を保持するためにも使用でき、データの保存を可能にします。複数のゲートを「ラッチ」回路で接続することで、記憶素子を構築できます。ラッチ回路はスタティックランダムアクセスメモリで使用されます。クロック信号を使用し、クロックの立ち上がりエッジまたは立ち下がりエッジでのみ変化する、より複雑な設計は、エッジトリガ型の「フリップフロップ」と呼ばれます。正式には、フリップフロップは双安定回路と呼ばれます。これは、フリップフロップが2つの安定状態を無期限に維持できるためです。複数のフリップフロップを並列に接続して複数ビットの値を格納する組み合わせは、レジスタとして知られています。これらのゲート構成のいずれかを使用すると、システム全体にメモリが備わります。この場合、出力が以前の状態、つまり入力状態のシーケンスによって影響を受ける可能性があるため、順序論理システムと呼ばれます。対照的に、組み合わせ論理の出力は、現在の入力の組み合わせのみであり、以前の入力状態や出力状態の影響を受けません。
これらの論理回路はコンピュータのメモリに使用されます。速度、複雑さ、記憶の信頼性といった要素に基づいて性能が異なり、用途に応じてさまざまな設計が用いられます。
機能的に完全な論理システムは、リレー、真空管、またはトランジスタで構成することができる。
電子論理ゲートは、リレーとスイッチを用いた同等の回路とは大きく異なります。動作速度がはるかに速く、消費電力もはるかに少なく、サイズもはるかに小さい（ほとんどの場合、100万倍以上小さい）です。また、構造的にも根本的な違いがあります。スイッチ回路は、入力と出力の間で電流が流れるための連続した金属経路（どちらの方向にも）を形成します。一方、半導体論理ゲートは、高利得電圧増幅器として機能し、入力で微弱な電流を吸収し、出力で低インピーダンスの電圧を生成します。半導体論理ゲートの出力と入力の間には電流が流れることはありません。
小規模なロジック回路では、現在、設計者はテキサス・インスツルメンツのTTL 7400シリーズ、RCAのCMOS 4000シリーズ、およびそれらの後継機種といったファミリの既製ロジックゲートを使用しています。しかし、これらの固定機能ロジックゲートは、プログラマブルロジックデバイスに置き換えられつつあります。プログラマブルロジックデバイスを使用すると、設計者は複数の異なるロジックゲートを単一の集積回路に集積できます。FPGAなどのプログラマブルロジックデバイスのフィールドプログラマブルな性質により、ハードウェアの「ハード」な特性が軽減されました。現在では、ハードウェアシステムのコンポーネントの一部を再プログラムすることで、そのロジック設計を変更することが可能になり、ロジックシステムのハードウェア実装の機能や特性を変更できるようになりました。
7400シリーズや4000シリーズといった標準化された集積回路ロジックファミリの重要な利点は、カスケード接続が可能であることです。つまり、あるゲートの出力を他の1つまたは複数のゲートの入力に接続し、これを繰り返すことができます。各集積回路の制約を考慮すれば、設計者はゲートの内部動作をそれほど気にすることなく、複雑さの異なるシステムを構築できます。
1つのゲートの出力は、他のゲートへの入力を有限個しか駆動できません。この数は「ファンアウト制限」と呼ばれます。また、ゲートの入力の変化から出力の変化までには必ず遅延があり、これを「伝搬遅延」と呼びます。ゲートをカスケード接続すると、全体の伝搬遅延は個々の遅延の合計にほぼ等しくなります。この遅延は、高速同期回路では問題となる可能性があります。さらに、1つの出力に多数の入力が接続されている場合、すべての入力と配線の分布容量と、各出力が供給できる電流の有限性により、追加の遅延が発生する可能性があります。
ロジックファミリには、 RDL（抵抗ダイオードロジック）、RTL（抵抗トランジスタロジック）、DTL（ダイオードトランジスタロジック）、 TTL （トランジスタトランジスタロジック）、CMOSなど、さまざまな特性（消費電力、速度、コスト、サイズ）を持つものが存在します。また、サブバリアントも存在し、例えば、標準CMOSロジックと、CMOS技術を使用しながらも、低速なPMOSトランジスタによる速度低下を回避するための最適化が施された高度なタイプなどがあります。
最も単純な論理ゲート群はバイポーラトランジスタを使用し、抵抗トランジスタ論理（RTL）と呼ばれます。単純なダイオード論理ゲート（ゲイン素子を持たない）とは異なり、RTLゲートは無限にカスケード接続することで、より複雑な論理関数を生成できます。RTLゲートは初期の集積回路で使用されていました。高速化と高密度化のために、RTLで使用されていた抵抗器はダイオードに置き換えられ、ダイオードトランジスタ論理（DTL）が生まれました。その後、トランジスタトランジスタ論理（TTL）がDTLに取って代わりました。
集積回路が複雑化するにつれて、バイポーラトランジスタはより小型の電界効果トランジスタ（MOSFET）に置き換えられました（PMOSおよびNMOSを参照）。消費電力をさらに削減するため、現在ではデジタルシステムのほとんどのチップ実装にCMOSロジックが使用されています。CMOSは、相補型（nチャネルおよびpチャネルの両方）MOSFETデバイスを使用して、低消費電力で高速動作を実現します。
その他の論理ゲートの種類には、以下が含まれますが、これらに限定されません。[ 27 ]
3状態論理ゲートは、高（H）、低（L）、高インピーダンス（Z）の3つの異なる出力を持つことができる論理ゲートの一種です。高インピーダンス状態は論理演算には関与せず、論理演算は厳密にバイナリです。これらのデバイスは、複数のチップがデータを送信できるようにするために、 CPUのバス上で使用されます。適切な制御回路を備えたラインを駆動する3状態出力のグループは、基本的にマルチプレクサに相当し、物理的には個別のデバイスまたはプラグインカードに分散配置できます。
電子回路において、高出力とは、出力が正電源端子（正電圧）から電流を供給している状態を指します。低出力とは、出力が負電源端子（ゼロ電圧）へ電流を流している状態を指します。高インピーダンスとは、出力が回路から事実上切り離されている状態を指します。
非電子的な実装は多岐にわたるが、実用的な用途で使用されているものは少ない。ハーバード・マークIなどの初期の電気機械式デジタルコンピュータの多くは、電気機械式リレーを使用したリレー論理ゲートから構築されていた。論理ゲートは、ソルテバーグ・リレーなどの空気圧デバイスや、分子スケールを含む機械式論理ゲートを使用して作成できる。 [ 29 ]化学的入力と分光学的出力に基づく、分子を使用したさまざまなタイプの基本論理ゲート（分子論理ゲート）が構築されている。 [ 30 ]論理ゲートはDNAから作られており（DNAナノテクノロジーを参照） 、 MAYAと呼ばれるコンピュータの作成に使用されている（MAYA-IIを参照） 。論理ゲートは量子力学的効果から作成できる（量子論理ゲートを参照）。フォトニック論理ゲートは非線形光学効果を使用する。
原理的には、機能的に完全なゲート（例えば、NORゲートまたはNANDゲート）を生成する方法であれば、どのような方法でもあらゆる種類のデジタル論理回路を作成できます。バスシステムでは3ステート論理を使用する必要はなく、単純な論理ゲート（NANDゲート、NORゲート、ANDゲート、ORゲートなど）のみを使用して構築できるデジタルマルチプレクサで置き換えることができます。
伝統的な六十四卦の順序の 1 つですが、邵雍による先天図の順序は、若干の修正を加えただけで、ライプニッツの二進算術に見られる順序と同じでした。
{{cite book}}: CS1メンテナンス: 場所が見つかりません パブリッシャー (リンク) (3+207+1ページ) 10:00分
ウィキメディア・コモンズにある論理ゲート関連のメディア