Loading article…
抵抗トランジスタ論理（RTL ）は、トランジスタ抵抗論理（TRL ）とも呼ばれ、入力回路に抵抗器、スイッチング素子にバイポーラ接合トランジスタ（BJT）を用いたデジタル回路の一種です。RTLは、トランジスタを用いたデジタル論理回路の最も初期の形態であり、その後、ダイオードトランジスタ論理（DTL）やトランジスタトランジスタ論理（TTL）へと発展しました。
RTL回路は当初はディスクリート部品で構築されていましたが、1961年にモノリシック集積回路として製造された最初のデジタル論理ファミリとなりました。RTL集積回路は、1961年に設計が開始され、1966年に初飛行したアポロ誘導コンピュータに使用されました。 [ 1 ]
バイポーラトランジスタスイッチは、論理否定を実現する最も単純なRTLゲート（インバータまたはNOTゲート）です。[ 2 ]これは、ベースと入力電圧源の間にベース抵抗が接続された共通エミッタ段で構成されています。ベース抵抗の役割は、入力電圧を電流に変換することにより、非常に狭いトランジスタ入力電圧範囲（約0.7V）を論理「1」レベル（約3.5V）まで拡張することです。その抵抗は妥協によって決定されます。トランジスタを飽和させるのに十分低く、高い入力抵抗を得るのに十分高い値が選択されます。コレクタ抵抗の役割は、コレクタ電流を電圧に変換することです。その抵抗は、トランジスタを飽和させるのに十分高く、低い出力抵抗（高いファンアウト）を得るのに十分低い値が選択されます。
ベース抵抗（R 3と R 4 ）が 1 つではなく2 つ以上ある場合、インバータは 2 入力 RTL NOR ゲートになります（右図を参照）。論理演算ORは、加算と比較という 2 つの算術演算を連続して適用することによって実行されます（入力抵抗ネットワークは、等しく重み付けされた入力を持つ並列電圧加算器として機能し、後続の共通エミッタ トランジスタ段は、約 0.7 V のしきい値を持つ電圧比較器として機能します）。論理「1」に接続されたすべての抵抗の等価抵抗と、論理「0」に接続されたすべての抵抗の等価抵抗は、トランジスタを駆動する合成電圧分圧器の 2 つの脚を形成します。ベース抵抗と入力の数は、1 つの論理「1」だけでしきい値を超えるベース・エミッタ間電圧が生成され、結果としてトランジスタが飽和するように選択（制限）されます。すべての入力電圧が低い場合（論理「0」）、トランジスタはカットオフされます。プルダウン抵抗R 1は、トランジスタを適切なオン/オフしきい値にバイアスします。トランジスタQ1のコレクタ-エミッタ電圧が出力として用いられるため、出力は反転し、入力が低いときに高くなります。したがって、アナログ抵抗ネットワークとアナログトランジスタ段はNOR論理関数を実行します。[ 3 ]
1トランジスタRTL NORゲートの限界は、マルチトランジスタRTL実装によって克服されます。これは、論理入力によって駆動される並列接続されたトランジスタスイッチのセットで構成されています（右図参照）。この構成では、入力は完全に分離されており、入力数は出力論理「1」におけるカットオフトランジスタの小さなリーク電流によってのみ制限されます。同じアイデアは、後にDCTL、ECL、一部のTTL（7450、7460）、NMOS 、およびCMOSゲートの構築にも使用されました。
バイポーラトランジスタの安定性と予測可能な出力を確保するために、ベース入力（Vbまたはベース端子電圧）にバイアスがかけられます。
RTL技術の主な利点は、使用するトランジスタの数を最小限に抑えられることでした。集積回路が登場する以前の個別部品を使用した回路では、トランジスタは最も製造コストの高い部品でした。初期のICロジック製造（1961年のフェアチャイルド社など）では、同じアプローチが一時的に使用されましたが、 ICではダイオードとトランジスタが抵抗器よりも高価ではなくなったため、すぐにダイオード・トランジスタロジック、そしてトランジスタ・トランジスタロジック（1963年にシルバニア・エレクトリック・プロダクツ社で開始）などのより高性能な回路に移行しました。[ 5 ]
RTLの欠点は、トランジスタがオンになった際にコレクタ抵抗とベース抵抗に電流が流れることで発生する電力損失が大きいことです。そのため、RTL回路にはより多くの電流を供給し、より多くの熱を除去する必要があります。一方、「トーテムポール」出力段を備えたTTL回路は、これらの要件を両方とも最小限に抑えます。
RTL のもう 1 つの制限は、ファンインが限られていることです。多くの回路設計では、3 つの入力が限界であり、それ以上になると使用可能なノイズ耐性が完全に失われます。ノイズ マージンが低いのです。ランカスターは、集積回路 RTL NOR ゲート (入力ごとに 1 つのトランジスタを持つ) は「任意の妥当な数」の論理入力で構成できると述べており、8 入力 NOR ゲートの例を挙げています。[ 6 ]
標準集積回路RTL NORゲートは、最大3つの同様のゲートを駆動できます。あるいは、最大2つの標準集積回路RTL「バッファ」を駆動するのに十分な出力があり、それぞれのバッファは最大25個の他の標準RTL NORゲートを駆動できます。[ 6 ]
様々な企業が、離散RTLに対して以下の高速化手法を適用している。
トランジスタのスイッチング速度は、最初のトランジスタ式コンピュータから現在に至るまで着実に向上している。GEトランジスタマニュアル（第7版、181ページ 、または第3版、 97ページ、あるいは中間版）では、飽和を防ぐために、高周波トランジスタ、コンデンサ、またはベースからコレクタへのダイオード（並列負帰還）を使用することで速度を向上させることを推奨している。[ 7 ]
各入力抵抗にコンデンサを並列に配置すると、駆動段が被駆動段のベース・エミッタ接合を順方向バイアスするのに必要な時間が短縮されます。エンジニアや技術者は、「RCTL」（抵抗・コンデンサ・トランジスタ論理）を使用して、「スピードアップコンデンサ」を備えたゲートを指定します。リンカーン研究所のTX-0コンピュータの回路には、RCTLがいくつか含まれていました。[ 8 ]しかし、コンデンサを使用する方法は集積回路には適していませんでした。
コレクタ電源電圧を高くし、ダイオードクランプを使用することで、コレクタ・ベース間および配線容量の充電時間を短縮することができました。この構成では、コレクタを設計ロジックレベルまでダイオードクランプする必要がありました。この方法は、ディスクリートDTL（ダイオード・トランジスタ・ロジック）にも適用されました。[ 9 ]
個別素子論理回路でよく知られていた別の方法として、ダイオードと抵抗器、ゲルマニウムダイオードとシリコンダイオード、または負帰還構成の3つのダイオードを使用する方法がありました。さまざまなベーカークランプとして知られるこれらのダイオードネットワークは、コレクタが飽和に近づくにつれてベースに印加される電圧を低下させました。トランジスタが飽和状態に入る深さが浅くなるため、トランジスタに蓄積される電荷キャリアが少なくなります。したがって、トランジスタのターンオフ中に蓄積された電荷を消去するのに必要な時間が短くなります。[ 7 ]トランジスタの飽和を防ぐように配置された低電圧ダイオードは、ショットキーTTLのようにショットキーダイオードを使用して、集積論理ファミリに適用されました。
論理機能は入力抵抗ネットワークによって実行され、反転機能は共通エミッタトランジスタ構成によって実現される...