Loading article…
デジタルエレクトロニクスにおいて、NANDゲート（NOT ANDゲート）は、すべての入力が真の場合にのみ出力が偽となる論理ゲートです。したがって、その出力はANDゲートの出力の補数となります。ゲートへのすべての入力がHIGH（1）の場合にのみLOW（0）出力が得られ、いずれかの入力がLOW（0）の場合はHIGH（1）出力が得られます。NANDゲートはトランジスタと接合ダイオードを使用して構成されます。ド・モルガンの法則によれば、2入力NANDゲートの論理は次のように表すことができます。これにより、NANDゲートはインバータの後にORゲートが続くものと同等になります。
NANDゲートは、あらゆるブール関数をNANDゲートの組み合わせで実現できるという点で重要です。この特性は「機能的完全性」と呼ばれ、 NORゲートも同様の特性を持っています。特定の論理回路を用いるデジタルシステムは、NANDゲートの機能的完全性を活用しています。
2つ以上の入力を持つNANDゲートは、トランジスタ・トランジスタ論理、CMOS、およびその他の論理ファミリの集積回路として利用可能です。
NANDゲートには、 MIL/ ANSI規格、IEC規格、そして古い回路図などで見られる廃止されたDIN規格の3種類の記号があります。ANSI規格のNANDゲート記号は、反転バブルが接続された標準的なANDゲートです。
関数NAND( a 1 , a 2 , ..., a n )は、論理的にNOT( a 1 AND a 2 AND ... AND a n )と同等です。
A NAND B を表現する一つの方法は記号は AND を意味し、横棒は下の式の否定を意味します。つまり、単に。
基本的な動作は、下の左側の図から理解できます。スイッチS1またはS2のいずれかが開いている場合、プルアップ抵抗Rによって出力信号Qが1（ハイ）に設定されます。S1とS2の両方が閉じている場合、プルアップ抵抗はスイッチによって上書きされ、出力は0（ロー）になります。
下図中央の空乏負荷型NMOS論理回路において、スイッチはトランジスタT2とT3であり、トランジスタT1はプルアップ抵抗の役割を果たす。
右下のCMOS実装では、スイッチはn型トランジスタT3とT4であり、プルアップ抵抗はp型トランジスタT1とT2で構成されており、これらはトランジスタT3とT4の相補型を形成している。
CMOSでは、NANDゲートはNORゲートよりも効率的です。これは、n-MOSFETの電荷移動度がp-MOSFETよりも速いため、NANDゲートで実現される2つのp-MOSFET（T1とT2）の並列接続が、NORゲートでの直列接続よりも有利になるためです。このため、CMOS回路では一般的にNORゲートよりもNANDゲートが好まれます。[ 1 ]
NANDゲートは基本的な論理ゲートであり、そのためTTLおよびCMOS ICで認識されています。
標準的な4000シリーズCMOS ICは4011で、4つの独立した2入力NANDゲートを搭載しています。これらのデバイスは多くの半導体メーカーから入手可能です。通常、スルーホールDILとSOICの両方のパッケージで提供されています。データシートはほとんどのデータシートデータベースで簡単に入手できます。
標準的な2入力、3入力、4入力、8入力のNANDゲートが利用可能です。
NANDゲートはNORゲートと同様に機能的完全性という特性を持っています。つまり、他の論理関数（AND、ORなど）はすべてNANDゲートのみを使用して実装できます。[ 2 ]プロセッサ全体をNANDゲートだけで作成することも可能です。マルチエミッタトランジスタを使用するTTL ICでは、NORゲートよりもトランジスタ数が少なくて済みます。
NORゲートも機能的に完全であるため、特定のNANDゲートが利用できない場合は、 NORロジックを使用してNORゲートから作成できます。[ 2 ]
