Loading article…
ダイオード・トランジスタ論理（DTL ）は、トランジスタ・トランジスタ論理の直接の祖先であるデジタル回路の一種です。論理ゲート機能であるANDとORはダイオード論理によって実行され、論理反転（NOT）と増幅（信号の復元）はトランジスタによって実行されるため、このように呼ばれています（抵抗・トランジスタ論理（RTL）やトランジスタ・トランジスタ論理（TTL）とは対照的です）。
最初の図に示す DTL 回路は、入力ダイオード論理段 (D1、D2、R1)、中間レベルシフト段 (R3、R4)、出力共通エミッタ増幅段 (Q1、R2) の 3 つの段で構成されています。入力 A と B の両方がハイ (論理 1、V+ 付近) の場合、ダイオード D1 と D2 は逆バイアスされます。抵抗 R1 と R3 は、Q1 をオンにする (Q1 を飽和状態に駆動する) のに十分な電流を供給し、R4 に必要な電流も供給します。Q1 のベースには小さな正の電圧 (V BE 、ゲルマニウムの場合は約 0.3 V、シリコンの場合は 0.6 V) が発生します。オンになったトランジスタのコレクタ電流により、出力 Q はロー (論理 0、V CE(sat)、通常は 1 ボルト未満)になります。入力のいずれか一方または両方が低い場合、少なくとも一方の入力ダイオードが導通し、アノード電圧が約2ボルト未満になります。すると、R3とR4が分圧器として働き、Q1のベース電圧が負になり、結果としてQ1がオフになります。Q1のコレクタ電流はほぼゼロになるため、R2によって出力電圧Qがハイ（論理1、V+付近）になります。
1952年まで、IBMは市販のゲルマニウムダイオードを改造してトランジスタを製造していましたが、その後、ポキプシーに独自の合金接合トランジスタ製造工場を建設しました。[ 2 ] [ 3 ] 1950年代半ばには、世界初の全トランジスタ式コンピュータであるIBM 608でダイオードロジックが使用されました。1枚のカードには、2ウェイ回路が4つ、3ウェイ回路が3つ、または8ウェイ回路が1つ搭載されていました。すべての入力信号と出力信号は互換性がありました。これらの回路は、1マイクロ秒という狭いパルスを確実に切り替えることができました。
1962年製のD-17B誘導コンピュータの設計者たちは、使用するトランジスタの数を最小限に抑えるため、可能な限りダイオード・抵抗器論理回路を採用した。
IBM 1401 (1959 年に発表[ 4 ] ) は、最初の図に示す回路と同様の DTL 回路を使用していた[ 5 ] 。 IBM はこのロジックを「コンプリメンテッド トランジスタ ダイオード ロジック」(CTDL) と呼んだ[ 6 ] 。 CTDL は、異なる電源電圧で動作する NPN および PNP ベースのゲートを交互に使用することで、レベル シフティング ステージ (R3 および R4) を回避した。 NPN ベースの回路は +6V と -6V を使用し、トランジスタは -6V 付近でスイッチングし、PNP ベースの回路は 0V と -12V を使用し、トランジスタは 0V 付近でスイッチングした。 したがって、たとえば PNP ゲートによって駆動される NPN ゲートは、0V ～ -12V の範囲の中央で -6V のしきい値電圧を見ることになる。 同様に、6V ～ -6V の範囲で駆動される 0V でスイッチングする PNP ゲートも同様である。 1401 は、基本ゲートにゲルマニウムトランジスタとダイオードを使用していた。[ 7 ] 1401にはR2と直列にインダクタも追加されました。[ 7 ] [ 8 ]物理的なパッケージングにはIBM標準モジュラーシステムが使用されました。
DTLゲートの集積回路バージョンでは、R3は直列接続された2つのレベルシフトダイオードに置き換えられます。また、R4の下端は接地され、ダイオードへのバイアス電流とトランジスタベースの放電経路を提供します。結果として得られる集積回路は、単一の電源電圧で動作します。[ 9 ] [ 10 ] [ 11 ]
1962年、Signeticsは同社初の製品であり、初の大量生産DTLチップファミリーであるSE100シリーズファミリーを発表しました。1964年、Fairchildはノイズ耐性が向上し、ダイサイズが小さく、コストが低かった930シリーズDTμLマイクロロジックファミリーを発表しました。これは最も商業的に成功したDTLファミリーであり、他のICメーカーによって模倣されました。[ 12 ] [ 13 ]
DTLの伝搬遅延は比較的大きい。トランジスタが全ての入力がハイレベルになって飽和状態になると、ベース領域に電荷が蓄積される。飽和状態から抜け出す（いずれかの入力がローレベルになる）と、この電荷が除去される必要があり、伝搬時間に大きな影響を与える。
DTLを高速化する一つの方法は、R3に小さな「高速化」コンデンサを追加することです。このコンデンサは、蓄積されたベース電荷を除去することでトランジスタをオフにするのに役立ち、また、初期ベース駆動を増加させることでトランジスタをオンにするのにも役立ちます。[ 14 ]
DTLを高速化するもう1つの方法は、スイッチングトランジスタの飽和を避けることです。これは、ベーカークランプを使用することで実現できます。ベーカークランプは、1956年の技術レポート「最大効率スイッチング回路」でこの方式を説明したリチャード・H・ベーカーにちなんで名付けられました 。[ 15 ]
1964年、ジェームズ・R・ビアードはショットキー・トランジスタの特許を出願した。[ 16 ]彼の特許では、ショットキー・ダイオードはコレクタ・ベース接合部の順方向バイアスを最小限に抑えることでトランジスタの飽和を防ぎ、少数キャリアの注入を無視できる量にまで低減した。このダイオードは同じダイ上に集積でき、コンパクトなレイアウトで、少数キャリアの電荷蓄積がなく、従来の接合ダイオードよりも高速であった。彼の特許では、ショットキー・トランジスタをDTL回路で使用し、ショットキーTTLなどの他の飽和ロジック設計のスイッチング速度を低コストで向上させる方法も示されていた。
従来の抵抗トランジスタ論理に比べて大きな利点は、ファンインの増加です。さらに、ファンアウトを増やすために、追加のトランジスタとダイオードを使用することもできます。[ 17 ]