Loading article…
電界効果トランジスタ（FET ）は、電界を利用して半導体中の電流を制御するトランジスタの一種です。FETには、接合型FET（JFET）と金属酸化膜半導体FET （MOSFET）の2種類があります。FETには、ソース、ゲート、ドレインの3つの端子があります。FETは、ゲートに電圧を印加することで電流を制御します。この電圧によって、ドレインとソース間の導電率が変化します。
FETは、単一キャリア型の動作を行うため、単極性トランジスタとも呼ばれます。つまり、FETは動作時に電子（nチャネル）または正孔（pチャネル）のいずれかを電荷キャリアとして使用しますが、両方を使用することはありません。電界効果トランジスタにはさまざまな種類があります。電界効果トランジスタは一般的に、低周波数で非常に高い入力インピーダンスを示します。最も広く使用されている電界効果トランジスタはMOSFETです。
電界効果トランジスタ（FET）の概念は、オーストリア＝ハンガリー生まれの物理学者ユリウス・エドガー・リリエンフェルトが1925年に[ 1 ] [ 2 ] 、オスカー・ハイルが1934年に初めて特許を取得しましたが、彼らはこの概念に基づいて実用的な半導体デバイスを製造することができませんでした。トランジスタ効果は、リリエンフェルトの17年間の特許期間が満了した直後の1947年に、ベル研究所でウィリアム・ショックレーの下で働いていたジョン・バーディーンとウォルター・ハウザー・ブラッテンによって後に観測され、説明されました。ショックレーは当初、半導体の導電率を変調することで実用的なFETを製造しようと試みましたが、表面状態、ダングリングボンド、ゲルマニウムと銅の化合物材料の問題により、成功しませんでした。動作するFETを製作できなかった謎の理由を理解しようとする過程で、バーディーンとブラッテンは代わりに1947年に点接触トランジスタを発明し、その後1948年にショックレーのバイポーラ接合トランジスタが誕生した。 [ 3 ] [ 4 ]
最初に製造に成功したFETデバイスは、接合型電界効果トランジスタ（JFET）でした。[ 3 ] JFETは、 1945年にハインリッヒ・ウェルカーによって初めて特許が取得されました。 [ 5 ]短いチャネルを持つJFETの一種である静的誘導トランジスタ（SIT）は、1950年に日本のエンジニアである西沢淳一と渡辺義人によって発明されました。1952年のショックレーによるJFETの理論的考察の後、1953年にジョージ・C・デイシーとイアン・M・ロスによって実用的なJFETが製造されました。 [ 6 ]しかし、JFETには、接合型トランジスタ全般に影響を与える問題がまだありました。[ 7 ]接合型トランジスタは、比較的かさばるデバイスであり、大量生産ベースで製造するのが難しく、そのため、いくつかの特殊な用途に限定されていました。絶縁ゲート電界効果トランジスタ（IGFET）は、接合トランジスタの代替として理論的に提唱されましたが、外部電界が材料内部に浸透するのを妨げる厄介な表面状態障壁のために、研究者たちは動作するIGFETを製作することができませんでした。[ 7 ] 1950年代半ばまでに、研究者たちはFETの概念をほぼ諦め、代わりにバイポーラ接合トランジスタ（BJT）技術に注力しました。[ 8 ]
MOSFET技術の基礎は、ウィリアム・ショックレー、ジョン・バーディーン、ウォルター・ブラッテンの研究によって築かれた。ショックレーは1945年に独自にFETの概念を構想したが、動作するデバイスを製作することはできなかった。翌年、バーディーンは表面状態の観点から彼の失敗を説明した。バーディーンは半導体に表面状態の理論を適用し（表面状態に関する以前の研究は、1939年にショックレー、 1932年にイゴール・タムによって行われた）、半導体表面に引き寄せられる余分な電子のために外部電界が表面で遮断されることに気づいた。電子はこれらの局在状態に閉じ込められ、反転層を形成する。バーディーンの仮説は表面物理学の誕生を告げるものとなった。バーディーンはその後、ショックレーがFET設計で構想した非常に薄い半導体層の代わりに反転層を利用することにした。バーディーンは自身の理論に基づき、1948年にMOSFETの原型である反転層を有する絶縁ゲートFET（IGFET）の特許を取得した。反転層は少数キャリアの流れを制限し、変調と導電率を高めるが、その電子輸送はゲートの絶縁体、または反転層の上に堆積された絶縁体として使用される酸化物の品質に依存する。バーディーンの特許と反転層の概念は、今日のCMOS技術の基礎を形成している。1976年、ショックレーはバーディーンの表面状態仮説を「半導体プログラムにおける最も重要な研究アイデアの1つ」と評した。[ 9 ]
バーディーンの表面状態理論の後、3人は表面状態の影響を克服しようと試みた。1947年後半、ロバート・ギブニーとブラテインは、表面状態の影響を克服するために金属と半導体の間に電解質を配置することを提案した。彼らのFETデバイスは機能したが、増幅は不十分だった。バーディーンはさらに進み、反転層の導電率に注目することを提案した。さらなる実験により、より良い結果を得るために電解質を固体酸化物層に置き換えることになった。彼らの目標は、酸化物層を貫通して反転層に到達することだった。しかし、バーディーンはシリコンからゲルマニウムに切り替えることを提案し、その過程で酸化物が意図せず洗い流された。彼らは全く異なるトランジスタ、点接触トランジスタに偶然出会った。リリアン・ホデソンは、「ブラテインとバーディーンがゲルマニウムではなくシリコンで研究していたら、彼らは成功した電界効果トランジスタに偶然出会っていただろう」と主張している。[ 9 ] [ 10 ] [ 11 ] [ 12 ] [ 13 ]
1950年代前半の終わりまでに、バーディーン、ブラッテン、キングストン、モリソンらの理論的および実験的研究により、表面状態には2種類あることがより明確になった。高速表面状態はバルクと半導体/酸化物界面に関連していることがわかった。低速表面状態は、酸化物層が周囲から原子、分子、イオンを吸着することによって生じることがわかった。後者ははるかに多く、緩和時間もはるかに長いことがわかった。当時、フィロ・ファーンズワースらは原子レベルで清浄な半導体表面を作製する様々な方法を考案した。
1955 年、カール・フロッシュとリンカーン・デリックは、シリコンウェーハの表面を偶然にも二酸化ケイ素の層で覆ってしまった。[ 14 ]彼らは、この酸化膜が特定のドーパントをシリコンウェーハに侵入させないようにする一方で、他のドーパントは侵入させることを示し、半導体表面の酸化による不動態化効果を発見した。彼らのその後の研究は、酸化膜に小さな開口部をエッチングして、シリコンウェーハの特定の領域にドーパントを拡散させる方法を示した。1957 年、彼らは研究論文を発表し、その研究をまとめた技術の特許を取得した。彼らが開発した技術は、酸化物拡散マスキングとして知られており、後にMOSFET デバイスの製造に使用されることになる。[ 15 ]ベル研究所では、フロッシュの技術の重要性がすぐに認識された。彼らの研究結果は、1957 年に発表される前に、BTL メモの形でベル研究所内で回覧された。ショックレー・セミコンダクターでは、ショックレーは 1956 年 12 月に、ジャン・ホーニを含むすべての上級スタッフに彼らの論文のプレプリントを回覧した。[ 7 ] [ 16 ] [ 17 ]
1955 年、イアン・マンロー・ロスはFeFETまたは MFSFETの特許を出願した。その構造は現代の反転チャネル MOSFET に似ていたが、誘電体/絶縁体として酸化物の代わりに強誘電体が使用されていた。彼はフローティングゲート MOSFETより何年も前に、これをメモリの一種として構想していた。1957 年 2 月、ジョン・ウォールマークはゲート誘電体として酸化ゲルマニウムを使用したFETの特許を出願したが、そのアイデアを追求しなかった。同年出願した別の特許では、ダブルゲートFET について説明している。1957 年 3 月、ベル研究所の研究科学者であるエルネスト・ラバテは、実験ノートで、後に提案された MOSFET に似たデバイスを考案したが、ラバテのデバイスは絶縁体として二酸化ケイ素を明示的に使用していなかった。 [ 18 ] [ 19 ] [ 20 ] [ 21 ]
1955年、カール・フロッシュとリンカーン・デリックは偶然にもシリコンウェーハ上に二酸化ケイ素の層を成長させ、その表面パッシベーション効果を観察した。[ 22 ] [ 14 ] 1957年までに、フロッシュとデリックはマスキングと事前堆積を用いて二酸化ケイ素トランジスタを製造することができ、二酸化ケイ素が絶縁し、シリコンウェーハを保護し、ドーパントがウェーハに拡散するのを防ぐことを示した。[ 22 ] [ 15 ] JRリゲンツァとWGスピッツァーは熱成長酸化物のメカニズムを研究し、1960年に高品質のSi/ SiO2スタックを製造した。 [ 23 ] [ 24 ] [ 25 ]
この研究に続いて、モハメド・アタラとダウォン・カンは1959年にシリコンMOSトランジスタを提案し[ 26 ]、1960年にはベル研究所のチームで動作するMOSデバイスの実証に成功した[ 27 ] [ 28 ] 。彼らのチームには、デバイスを製造したEEラベートとEIポビロニス、拡散プロセスを開発したMOサーストン、LAダサロ、JRリゲンザ、デバイスの特性評価を行ったHKグメルとR.リンドナーが含まれていた[ 29 ] [ 30 ] 。
MOSFETは、高い拡張性[ 31 ]、バイポーラ接合トランジスタよりもはるかに低い消費電力、そして高密度[ 32 ]により、高密度集積回路の構築を可能にした。[ 33 ]また、MOSFETはJFETよりも高い電力を扱うことができる。[ 34 ] MOSFETは、小型化して大量生産することで幅広い用途に対応できる、真にコンパクトな最初のトランジスタであった。[ 7 ]そのため、MOSFETはコンピュータ、電子機器[ 35 ]、通信技術（スマートフォンなど） [ 36 ]において最も一般的なタイプのトランジスタとなった。米国特許商標庁は、 MOSFETを「世界中の生活と文化を変革した画期的な発明」と呼んでいる。[ 36 ]
1948年、バーディーンとブラッテンは、MOSFETの原型となる、反転層を備えた絶縁ゲート型FET（IGFET）の特許を取得した。彼らの特許と反転層の概念は、今日のCMOS技術の基礎となっている。[ 37 ] MOSFET 用の半導体デバイス製造プロセスであるCMOS (相補型 MOS) は、1963 年にフェアチャイルド セミコンダクターのChih-Tang SahとFrank Wanlassによって開発されました。 [ 38 ] [ 39 ]フローティング ゲート MOSFETの最初の報告は、1967 年にDawon Kahng とSimon Szeによって行われました。[ 40 ]ダブル ゲート薄膜トランジスタ(TFT)の概念は、1967 年にHR Farrah ( Bendix Corporation ) と RF Steinbergによって提案されました。[ 41 ]ダブルゲートMOSFET は、1984 年に電気技術研究所の研究者である Toshihiro Sekigawa と Yutaka Hayashiによって初めて実証されました。[ 42 ] [ 43 ] FinFET （フィン型電界効果トランジスタ）は、3D非平面マルチゲートMOSFETの一種で、 1989年に日立中央研究所の久本達夫氏とそのチームの研究から生まれた。[ 44 ] [ 45 ]
FETは、電流が主に多数キャリアによって運ばれる多数キャリアデバイスと、電流が主に少数キャリアの流れによって運ばれる少数キャリアデバイスに分類できます。[ 46 ]このデバイスは、電荷キャリア（電子または正孔）がソースからドレインへ流れるアクティブチャネルで構成されています。ソースおよびドレイン端子導体は、オーミックコンタクトを介して半導体に接続されています。チャネルの導電率は、ゲートおよびソース端子間に印加される電位の関数です。
FETの3つの端子は次のとおりです。[ 47 ]
すべてのFETには、BJTのエミッタ、コレクタ、ベースにほぼ対応するソース、ドレイン、ゲート端子があります。ほとんどのFETには、ボディ、ベース、バルク、または基板と呼ばれる4番目の端子があります。この4番目の端子は、トランジスタを動作させるためのバイアスとして機能します。回路設計でボディ端子を非自明な用途に使用することはまれですが、集積回路の物理的なレイアウトを設定する際には、その存在が重要になります。ゲートのサイズ、図中の長さLは、ソースとドレイン間の距離です。幅は、図中の断面に垂直な方向（つまり、画面の内側/外側）におけるトランジスタの拡張です。通常、幅はゲートの長さよりもはるかに大きくなります。ゲート長が1μmの場合、上限周波数は約5GHzに制限され、0.2μmの場合は約30GHzに制限されます。
端子の名称は、その機能を表しています。ゲート端子は、物理的なゲートの開閉を制御するものと考えることができます。このゲートは、ソースとドレインの間にチャネルを作成または削除することで、電子が通過できるようにしたり、通過を阻止したりします。ソース端子からドレイン端子への電子の流れは、印加電圧によって影響を受けます。ボディとは、ゲート、ソース、ドレインが存在する半導体本体のことです。通常、ボディ端子は、FETの種類に応じて、回路内の最高電圧または最低電圧に接続されます。ソースは回路内の最高電圧または最低電圧に接続されることが多いため、ボディ端子とソース端子が一緒に接続されることもありますが、伝送ゲートやカスコード回路など、このような構成ではないFETの用途もいくつかあります。
バイポーラトランジスタ（BJT）とは異なり、FETの大部分は電気的に対称です。そのため、実際の回路ではソース端子とドレイン端子を入れ替えても、動作特性や機能に変化はありません。回路図や回路図においてFETが「逆向き」に接続されているように見える場合、混乱を招くことがあります。これは、プリント基板のレイアウト上の考慮事項など、他の理由でFETの物理的な向きが決定されているためです。
FETは、ゲート端子とソース端子間に印加される電圧（または電圧の欠如）によって形成され、影響を受ける「導電チャネル」のサイズと形状を変化させることで、ソースからドレインへの電子（または正孔）の流れを制御します。（説明を簡略化するため、ここではボディとソースが接続されているものとします。）この導電チャネルは、電子がソースからドレインへ流れる「流れ」です。
nチャネルの「空乏モード」デバイスでは、ゲート・ソース間電圧が負になると、空乏領域が幅方向に拡大し、チャネルの側面から侵入してチャネル幅が狭くなります。活性領域が拡大してチャネルを完全に閉じると、ソース・ドレイン間のチャネル抵抗が大きくなり、FETはスイッチのように事実上オフになります（右図、電流が非常に小さい場合）。これを「ピンチオフ」と呼び、この現象が発生する電圧を「ピンチオフ電圧」と呼びます。逆に、ゲート・ソース間電圧が正になると、チャネルサイズが大きくなり、電子が容易に流れるようになります（右図、伝導チャネルが存在し、電流が大きい場合）。
nチャネルの「エンハンスメントモード」デバイスでは、トランジスタ内部に導電チャネルが自然には存在しないため、ゲート・ソース間正電圧を印加して導電チャネルを形成する必要があります。正電圧は、トランジスタ本体内の自由浮遊電子をゲートに引き寄せ、導電チャネルを形成します。ただし、まずFET本体に添加されたドーパントイオンに対抗するのに十分な電子をゲート付近に引き寄せる必要があります。これにより、移動キャリアが存在しない領域である空乏層が形成され、この空乏層が形成される電圧をFETのしきい値電圧と呼びます。ゲート・ソース間電圧をさらに増加させると、ゲートにさらに多くの電子が引き寄せられ、ソースからドレインへのアクティブチャネルが形成されます。このプロセスは反転と呼ばれます。
pチャネルの「空乏モード」デバイスでは、ゲートからボディへの正電圧によって電子がゲート絶縁体/半導体界面に押し出され、空乏層が拡大し、不動の正電荷を持つアクセプターイオンからなるキャリアフリー領域が露出する。
逆に、pチャネルの「エンハンスメントモード」デバイスでは、導電領域が存在しないため、導電チャネルを生成するには負電圧を使用する必要がある。
エンハンスメントモードまたはデプレッションモードのデバイスでは、ドレイン-ソース間電圧がゲート-ソース間電圧よりはるかに低い場合、ゲート電圧を変更するとチャネル抵抗が変化し、ドレイン電流はドレイン電圧（ソース電圧を基準とした場合）に比例します。このモードでは、FETは可変抵抗器のように動作し、FETは線形モードまたはオームモードで動作していると言われます。[ 48 ] [ 49 ]
ドレイン-ソース間電圧が増加すると、ソースからドレインへの電圧勾配により、チャネルの形状に大きな非対称変化が生じます。反転領域の形状は、チャネルのドレイン端付近で「ピンチオフ」になります。ドレイン-ソース間電圧がさらに増加すると、チャネルのピンチオフポイントはドレインからソースに向かって移動し始めます。FETは飽和モードにあると言われます。[ 50 ]ただし、バイポーラトランジスタの動作領域との類似性を高めるために、アクティブモードと呼ぶ著者もいます。 [ 51 ] [ 52 ]飽和モード、すなわちオーム領域と飽和領域の中間領域は、増幅が必要な場合に使用されます。この中間領域は、ドレイン電流がドレイン電圧に対してほぼ線形ではない場合でも、オーム領域または線形領域の一部とみなされることがあります。
飽和モードでは、ゲート・ソース間電圧によって形成された導電チャネルがソースとドレインを接続しなくなりますが、キャリアの流れは妨げられません。nチャネルエンハンスメントモードデバイスを再び考えると、導電チャネルとドレイン・ソース領域を囲むp型ボディ内に空乏層が存在します。チャネルを構成する電子は、ドレイン・ソース間電圧によってドレインに引き寄せられると、空乏層を通ってチャネルから自由に移動できます。空乏層にはキャリアは存在せず、シリコンと同様の抵抗を持ちます。ドレイン・ソース間電圧が増加すると、ドレインからピンチオフ点までの距離が長くなり、空乏層の抵抗は印加されたドレイン・ソース間電圧に比例して増加します。この比例的な変化により、ドレイン・ソース間電流は、ドレイン・ソース間電圧の変化に関係なく、比較的一定に保たれます。これは、線形動作モードにおけるオーム的な挙動とは全く異なります。したがって、飽和モードでは、FETは抵抗器としてではなく定電流源として動作し、効果的に電圧増幅器として使用できます。この場合、ゲート・ソース間電圧によってチャネルを流れる定電流のレベルが決まります。
FETは様々な半導体材料から構成できますが、中でもシリコンが圧倒的に多く用いられています。ほとんどのFETは 、単結晶半導体ウェハを活性領域（チャネル）として用いる、従来型のバルク半導体プロセス技術によって製造されています。
より珍しいボディ材料としては、薄膜トランジスタや有機半導体をベースとした有機電界効果トランジスタ（OFET）におけるアモルファスシリコン、多結晶シリコン、その他のアモルファス半導体などが挙げられる。OFETのゲート絶縁体や電極も有機材料で作られることが多い。このようなFETは、炭化ケイ素（SiC）、ヒ化ガリウム（GaAs）、窒化ガリウム（GaN）、ヒ化インジウムガリウム（InGaAs）など、さまざまな材料を用いて製造される。
2011年6月、IBMはグラフェンベースのFETを集積回路に用いることに成功したと発表した。[ 53 ] [ 54 ]これらのトランジスタは、標準的なシリコンFETよりもはるかに高い約2.23GHzの遮断周波数を実現できる 。[ 55 ]
FETのチャネルは、n型半導体またはp型半導体となるようにドーピングされます。ドレインとソースは、エンハンスメントモードFETの場合はチャネルとは逆の型にドーピングされ、デプレッションモードFETの場合はチャネルと同じ型にドーピングされます。電界効果トランジスタは、チャネルとゲート間の絶縁方法によっても区別されます。FETの種類には、以下のようなものがあります。
電界効果トランジスタは、ゲート・ドレイン間電流抵抗が100 MΩ以上と高く、制御とフロー間の高い分離性を提供します。ベース電流ノイズはシェーピング時間とともに増加するため、[ 67 ] FETは通常、バイポーラ接合トランジスタ（BJT）よりもノイズが少なく、 VHFおよび衛星受信機のチューナーや低ノイズアンプなどのノイズに敏感な電子機器に使用されています。ゼロドレイン電流でオフセット電圧を示さず、優れた信号チョッパになります。通常、BJTよりも優れた熱安定性を備えています。[ 47 ]
FETはゲート電荷によって制御されるため、ゲートが閉じたり開いたりすると、バイポーラ接合トランジスタや非ラッチングリレーのように特定の状態では追加の電力消費が発生しません。これにより、極めて低消費電力のスイッチングが可能になり、他のタイプのスイッチに比べて放熱の必要性が軽減されるため、回路の小型化がさらに進みます。
電界効果トランジスタは、バイポーラ接合トランジスタに比べてゲイン帯域幅積が比較的低い。MOSFETは過負荷電圧に非常に敏感であるため、設置時には特別な取り扱いが必要となる。 [ 68 ]ゲートとチャネルの間にあるMOSFETの脆弱な絶縁層は、取り扱い中に静電放電やしきい値電圧の変化を起こしやすい。これは通常、デバイスが適切に設計された回路に設置された後には問題にならない。
FETはオン抵抗が非常に低く、オフ抵抗が高いことが多い。しかし、中間抵抗は大きいため、FETはスイッチング中に大量の電力を消費する可能性がある。そのため、効率を上げるには高速スイッチングが重要となるが、これにより浮遊インダクタンスを励起し、ゲートに結合して意図しないスイッチングを引き起こす可能性のある大きな電圧を発生させる過渡現象が発生する可能性がある。したがって、FET回路は非常に慎重なレイアウトが必要であり、スイッチング速度と電力消費のトレードオフが生じる可能性がある。また、定格電圧とオン抵抗の間にもトレードオフがあり、高電圧FETは比較的高いオン抵抗を持ち、したがって導通損失も大きくなる。[ 69 ]
電界効果トランジスタは、特にメーカーが定めた温度および電気的制限内で動作する場合（適切なディレーティング）は、比較的堅牢です。しかし、最新のFETデバイスにはボディダイオードが組み込まれていることがよくあります。ボディダイオードの特性を考慮しないと、FETはボディダイオードの遅い動作を起こし、FETがオフのときに寄生トランジスタがオンになり、ドレインからソースに大電流が流れる可能性があります。[ 70 ]
ソースゲート型トランジスタは、ディスプレイ画面などの大面積電子機器において、製造および環境問題に対してより堅牢ですが、FETよりも動作速度が遅いです。[ 71 ]
{{cite journal}}ISBN /日付の不一致（ヘルプ）