Loading article…
NOR （NOT OR）ゲートは、論理NORを実現するデジタル論理ゲートです。右の真理値表に従って動作します。ゲートへの入力が両方ともLOW（0）の場合、出力はHIGH（1）になります。一方、入力が1つまたは両方ともHIGH（1）の場合、出力はLOW（0）になります。NORはOR演算子の否定の結果です。また、ある意味ではANDゲートの逆と見なすこともできます。NORは機能的に完全な演算であり、NORゲートを組み合わせて他の論理関数を生成できます。この特性はNANDゲートにも共通しています。対照的に、OR演算子はLOWからHIGHへの変換しかできず、その逆はできないため、単調です。
ほとんどの回路実装では、否定演算は自動的に行われますが、CMOSやTTLなどではそうではありません。このような論理ファミリでは、OR演算の方が複雑で、NOR演算の後にNOT演算が続く場合があります。ただし、ドミノ論理ファミリの一部は例外です。
NORゲートには、アメリカ規格（ANSIまたは「ミリタリー」）の記号、IEC規格（「ヨーロッパ」または「長方形」）の記号、および廃止されたDIN規格の記号の3種類があります。詳細については、「論理ゲート記号」を参照してください。NORゲートのANSI記号は、反転バブルが接続された標準的なORゲートです。バブルは、ORゲートの機能が反転されていることを示します。
NORゲートは基本的な論理ゲートであり、 TTLおよびCMOS ICで認識されています。標準的な4000シリーズのCMOS ICは4001で、4つの独立した2入力NORゲートを備えています。ピン配置図は以下のとおりです。
これらのデバイスは、フェアチャイルド・セミコンダクター、フィリップス、テキサス・インスツルメンツなど、ほとんどの半導体メーカーから入手可能です。通常、スルーホールDIPとSOICの両方のフォーマットで提供されています。データシートは、ほとんどのデータシートデータベースで簡単に入手できます。
一般的なCMOSおよびTTLロジックファミリでは、最大8入力のNORゲートが利用可能です。
左上の図は、NMOS論理回路を用いた2入力NORゲートの構成を示しています。いずれかの入力がハイレベルの場合、対応するNチャネルMOSFETがオンになり、出力はローレベルにプルダウンされます。それ以外の場合は、プルアップ抵抗を介して出力はハイレベルにプルアップされます。右のCMOS実装では、プルアップ抵抗の機能は、上部に直列接続された2つのp型トランジスタによって実現されています。
CMOSでは、NORゲートはNANDゲートよりも効率が低い。これは、n-MOSFETの電荷移動度がp-MOSFETよりも速いため、NANDゲートで実現される2つのp-MOSFETの並列接続が、NORゲートでの直列接続よりも有利になるためである。このため、CMOS回路では一般的にNORゲートよりもNANDゲートが好まれる。[ 1 ]
NORゲートは、NANDゲートと同様に機能的完全性という特性を持っています。つまり、他の論理関数（AND、ORなど）はすべてNORゲートのみを使用して実装できます。[ 2 ]プロセッサ全体をNORゲートだけで作成することも可能です。オリジナルのアポロ誘導コンピュータは4,100個の集積回路（IC）を使用しており、各ICには2つの3入力NORゲートのみが含まれています。[ 3 ]
NANDゲートも機能的に完全であるため、特定のNORゲートが利用できない場合は、 NANDロジックを使用してNANDゲートからNORゲートを作成できます。[ 2 ]