ANDゲート

ANDゲートは、数学的論理から論理積(∧)を実装する基本的なデジタルロジック ゲートです。AND ゲートは真理値表 に従って動作します。AND ゲートへのすべての入力が HIGH (1) の場合にのみ、HIGH 出力 (1) が生成されます。AND ゲートへのすべての入力が HIGH でない場合は、LOW 出力が生成されます。この機能は、任意の数の入力に拡張できます。

AND ゲートには、アメリカ ( ANSIまたは「軍事」) シンボルとIEC (「ヨーロッパ」または「長方形」) シンボル、および廃止されたDINシンボルの 3 つのシンボルがあります。必要に応じて、追加の入力を追加できます。詳細については、ロジック ゲート シンボルの記事を参照してください。シンボル「^」または「&」として表記することもできます。

入力AとBおよび出力Cを持つ AND ゲートは、論理式 を実装します。この式は、またはと表記されることもあります。 ${\displaystyle C=A\cdot B}$${\displaystyle C=A\wedge B}$${\displaystyle C=A\そして B}$

Unicode 16.0.0以降、AND ゲートは、Symbols for Legacy ComputingブロックでもU+1CC16 𜰖 LOGIC GATE ANDとしてエンコードされます。

TTL、NMOS、PMOS、CMOSなどのロジック ファミリでは、AND ゲートはNAND ゲートとそれに続くインバータから構成されます。上記の CMOS 実装では、トランジスタ T1 ～ T4 が NAND ゲートを実現し、トランジスタ T5 と T6 がインバータを実現します。インバータが必要なため、AND ゲートは NAND ゲートよりも効率が低くなります。

AND ゲートは個別のコンポーネントから作成することもでき、いくつかの異なるロジック ファミリの集積回路として容易に入手できます。

${\displaystyle f(a,b)=a*b}$ANDゲートの解析的表現は次のようになります。

• ${\displaystyle f(0,0)=0*0=0}$
• ${\displaystyle f(0,1)=0*1=0}$
• ${\displaystyle f(1,0)=1*0=0}$
• ${\displaystyle f(1,1)=1*1=1}$

特定のANDゲートが利用できない場合は、 NANDゲートまたはNORゲートからANDゲートを作成できます。これは、NANDゲートとNORゲートが「ユニバーサルゲート」^[1]であるため、他のすべてのゲートを作成するために使用できるためです。

複数の入力を持つANDゲートは、同じシンボルで示され、より多くのラインが接続されています。^[2] CMOS などのロジックファミリでは4つ以上の入力を直接実装することも可能ですが、これは非効率的です。より効率的な実装では、下の右側の図に示すように、 NANDゲートとNORゲートのカスケードを使用します。これは、左側のANDゲートのカスケードよりも効率的です。 ^[3]

• 
  ANDゲートのカスケードとして実現される12入力ANDゲート
• 
  NANDゲートとNORゲートからの12入力ANDゲート

ウィキメディア・コモンズには、 AND ゲートに関連するメディアがあります。

• ORゲート
• NOTゲート
• NANDゲート
• NORゲート
• XORゲート
• XNORゲート
• IMPLYゲート
• ブール代数
• 論理ゲート