Loading article…
コンピュータ エンジニアリングにおいて、ロジック ファミリは2 つの関連する概念の 1 つです。
- モノリシック デジタル集積回路デバイスのロジック ファミリは、複数の異なる設計の 1 つを使用して構築された電子ロジック ゲートのグループであり、通常、ファミリ内では互換性のあるロジック レベルと電源特性を備えています。多くのロジック ファミリは個別のコンポーネントとして作成され、それぞれに 1 つまたは複数の関連する基本論理機能が含まれており、システムを作成するための「ビルディング ブロック」として使用したり、より複雑な集積回路を相互接続するためのいわゆる「接着剤」として使用したりできます。
- ロジック ファミリは、中央プロセッサ、メモリ、その他の複雑な機能などのVLSI 集積回路内にロジックを実装するために使用される一連の技術である場合もあります。このようなロジック ファミリの中には、設計の複雑さを最小限に抑えるために静的技術を使用するものもあります。ドミノ ロジックなどの他のロジック ファミリは、サイズ、消費電力、遅延を最小限に抑えるためにクロック ダイナミック技術を使用します。
集積回路が広く使用されるようになる前は、さまざまな固体および真空管ロジック システムが使用されていましたが、これらは集積回路デバイスほど標準化されておらず、相互運用性もありませんでした。現代の半導体デバイスで最も一般的なロジック ファミリは、消費電力が低く、トランジスタ サイズが小さく、トランジスタ密度が高いため、金属酸化物半導体(MOS) ロジックです。
テクノロジー
パッケージ化されたビルディング ブロック ロジック ファミリのリストは、カテゴリに分類できます。ここでは、導入されたおおよその時系列順に、通常の略語とともにリストします。
- 抵抗トランジスタロジック(RTL)
- 直結トランジスタロジック(DCTL)
- 直結ユニポーラトランジスタロジック (DCUTL)
- 抵抗器-コンデンサ-トランジスタロジック (RCTL)
- エミッタ結合ロジック(ECL)
- 正エミッタ結合ロジック(PECL)
- 低電圧PECL（LVPECL）
- 相補型トランジスタマイクロロジック（CTuL）[1] [2]
- ダイオードトランジスタロジック(DTL)
- 補完トランジスタダイオードロジック (CTDL)
- 高閾値ロジック(HTL)
- トランジスタ-トランジスタロジック(TTL)
- 金属酸化物半導体（MOS）ロジック
- 統合インジェクションロジック（I 2 L）
- ガンニングトランシーバーロジック（GTL）
これらのファミリ (RTL、DTL、ECL) は、初期のコンピュータで使用されていた論理回路から派生したもので、もともと個別のコンポーネントを使用して実装されていました。 一例として、 Philips NORBITファミリの論理ビルディング ブロック が挙げられます。
PMOS および I 2 L ロジック ファミリは、比較的短期間、主に特殊な目的のカスタム大規模集積回路デバイスで使用され、一般的には時代遅れと見なされています。たとえば、初期のデジタル時計や電子計算機では、完成品のロジックの大部分を提供するために 1 つ以上の PMOS デバイスが使用されていました。F14 CADC、Intel 4004、Intel 4040、およびIntel 8008 マイクロプロセッサとそのサポート チップは PMOS でした。
これらのファミリのうち、現在広く使用されているのは ECL、TTL、NMOS、CMOS、および BiCMOS だけです。ECL は価格と電力要件の都合上、超高速アプリケーションに使用されますが、NMOS ロジックは主に CPU やメモリ チップなどのVLSI回路アプリケーションで使用されますが、この記事では扱いません。現在の「ビルディング ブロック」ロジック ゲート IC は、ECL、TTL、CMOS、および BiCMOS ファミリに基づいています。
抵抗トランジスタロジック (RTL)
入力ネットワークとして抵抗器を使用し、スイッチング デバイスとしてバイポーラ接合トランジスタ(BJT) を使用して構築されるデジタル回路のクラス。
アタナソフ・ベリー・コンピュータは、 RTL に似た抵抗結合真空管論理回路を使用していました。初期のトランジスタコンピュータのいくつか (例: IBM 1620、1959 ) は RTL を使用しており、個別のコンポーネントを使用して実装されていました。
1962 年、フェアチャイルド セミコンダクター社はアポロ ガイダンス コンピュータ向けに、シンプルな抵抗器 - トランジスタ ロジック集積回路ファミリを開発しました。テキサス インスツルメンツ社はすぐに独自の RTL ファミリを発表しました。コンデンサを統合したバリアントである RCTL は速度は向上しましたが、RTL よりもノイズ耐性が低くなりました。これはテキサス インスツルメンツ社によって「51XX」シリーズとして製造されました。
ダイオードトランジスタロジック (DTL)
論理ゲート機能 (AND など) がダイオード ネットワークによって実行され、増幅機能がトランジスタによって実行されるデジタル回路のクラス。
ダイオード ロジックは、 ENIACを含む 1940 年代の初期の電子コンピュータで真空管とともに使用されていました。ダイオード トランジスタ ロジック (DTL) は、初の完全トランジスタ コンピュータであるIBM 608で使用されました。初期のトランジスタ コンピュータは、個別のトランジスタ、抵抗、ダイオード、コンデンサを使用して実装されていました。
最初のダイオード・トランジスタ・ロジック集積回路ファミリは、 1962 年にSigneticsによって導入されました。DTL は Fairchild とWestinghouseによっても製造されました。ダイオード・ロジックおよびダイオード・トランジスタ・ロジック集積回路ファミリは、1962 年にTexas InstrumentsによってD-37C Minuteman II 誘導コンピュータ用に開発されましたが、これらのデバイスは一般には提供されませんでした。
DTL の派生形である「ハイスレッショルドロジック」には、ツェナーダイオードが組み込まれており、ロジック 1 とロジック 0 の電圧レベルの間に大きなオフセットを作成します。これらのデバイスは通常 15 ボルトの電源で動作し、ノイズの影響を最小限に抑えるために高差動が意図されていた産業用制御に使用されました。[3]
PMOSとNMOSロジック
P 型 MOS (PMOS) ロジックは、p チャネル MOSFET を使用してロジック ゲートやその他のデジタル回路を実装します。N型 MOS (NMOS) ロジックは、n チャネルMOSFET を使用してロジック ゲートやその他のデジタル回路を実装します。
同等の電流駆動能力を持つデバイスの場合、p チャネルの電荷キャリア (正孔)の移動度がn チャネルの電荷キャリア (電子) の移動度よりも低いため、n チャネル MOSFET は p チャネル MOSFET よりも小型に作ることができ、シリコン基板上に 1 種類の MOSFET のみを製造する方が安価で技術的にも簡単です。これらは、n チャネル MOSFET のみを使用するNMOS ロジックの設計の原動力でした。ただし、リーク電流を無視すると、CMOS ロジックとは異なり、NMOS ロジックはスイッチングが行われていないときでも電力を消費します。
1955年から1960年にかけてベル研究所で発明されたMOSFETには、20μmプロセスでpMOSとnMOSの両方のデバイスがありました。[4] [5] [6] [7] [8]オリジナルのMOSFETデバイスのゲート長は20μmで、ゲート酸化膜厚は100nmでした。[9]しかし、nMOSデバイスは実用的ではなく、pMOSタイプのみが実際に動作するデバイスでした。[8]数年後、より実用的なNMOSプロセスが開発されました。当初、NMOSはCMOSよりも高速だったため、1970年代にはNMOSがコンピューターでより広く使用されました。[10]技術の進歩により、1980年代半ばにはCMOSロジックがNMOSロジックに取って代わり、デジタルチップの優先プロセスになりました。
エミッタ結合ロジック (ECL)
ECL は、シングルエンド入力と制限されたエミッタ電流を 備えたオーバードライブ バイポーラ接合トランジスタ(BJT) 差動増幅器を使用します。
ECL ファミリ (ECL は電流モード ロジック (CML) とも呼ばれます) は、トランジスタ化されたIBM 7030 Stretchコンピュータで使用するための電流ステアリング ロジックとして IBM によって発明され、個別のコンポーネントを使用して実装されました。
集積回路で利用できる最初のECLロジックファミリは、1962年にモトローラによってMECLとして導入されました。 [11]
トランジスタ-トランジスタロジック (TTL)
TTL ロジックでは、バイポーラ接合トランジスタがロジック機能と増幅機能を実行します。
最初のトランジスタ-トランジスタロジック集積回路ファミリは、 1963年にシルバニア社によってシルバニアユニバーサルハイレベルロジック（SUHL）として導入されました。テキサスインスツルメンツは1964年に7400シリーズTTLファミリを導入しました。トランジスタ-トランジスタロジックは、バイポーラトランジスタを使用して集積回路を形成します。[12] TTLは長年にわたって大きく変化しており、新しいバージョンが古いタイプに取って代わりました。
標準 TTL ゲートのトランジスタは飽和スイッチであるため、各接合部の少数キャリアの蓄積時間によってデバイスのスイッチング速度が制限されます。基本的な TTL 設計のバリエーションは、これらの影響を軽減し、速度、消費電力、またはその両方を向上させることを目的としています。
ドイツの物理学者Walter H. Schottky は、ショットキー効果を予測する理論を策定し、これがショットキーダイオード、そして後のショットキートランジスタにつながった。同じ電力消費の場合、ショットキートランジスタは従来のトランジスタよりもスイッチング速度が速い。これは、ショットキーダイオードがトランジスタの飽和と電荷の蓄積を防ぐためである。Baker Clampを参照。ショットキートランジスタで構築されたゲートは通常の TTL よりも多くの電力を使用し、より速く切り替わる。[説明が必要] Low-power Schottky (LS)では、内部抵抗値が増加して消費電力が削減され、元のバージョンよりもスイッチング速度が向上した。Advanced Low-power Schottky (ALS) の導入により、速度がさらに向上し、消費電力が削減された。通常のショットキー TTL よりも高速なFAST (Fairchild Advanced Schottky TTL) (Schottky) (F) と呼ばれるより高速なロジックファミリも導入された。
相補型MOS（CMOS）ロジック
CMOS ロジック ゲートは、エンハンスメント モードの N チャネルおよび P チャネル電界効果トランジスタの相補的配置を使用します。初期のデバイスは酸化物絶縁金属ゲートを使用していたため、CMOS (相補型金属酸化物半導体ロジック) と呼ばれていました。TTL とは対照的に、CMOS は静的状態 (つまり、入力が変化していないとき) ではほとんど電力を消費しません。CMOS ゲートは、安定した 1 または 0 状態にあるときに、リーク以外の電流を消費しません。ゲートの状態が切り替わると、ゲートの出力の容量を充電するために電源から電流が引き出されます。つまり、CMOS デバイスの電流消費はスイッチング レート (通常はクロック速度によって制御) とともに増加します。
最初の CMOS ロジック 集積回路ファミリは、 1968 年にRCAによってCD4000 COS/MOS (4000 シリーズ)として 導入されました。当初、CMOS ロジックは LS-TTL よりも低速でした。しかし、CMOS のロジックしきい値は電源電圧に比例していたため、CMOS デバイスは単純な電源を備えたバッテリ駆動のシステムによく適合していました。また、CMOS ゲートは、ロジックしきい値が (ほぼ) 電源電圧に比例しており、バイポーラ回路に必要な固定レベルではないため、TTL ゲートよりもはるかに広い電圧範囲に耐えることができます。
このようなデジタル CMOS 機能を実装するために必要なシリコン領域は急速に縮小しています。数百万の基本ロジック演算を 1 つのチップに組み込むVLSI テクノロジでは、ほぼ例外なく CMOS が使用されています。オンチップ配線の容量が非常に小さいため、パフォーマンスが数桁向上しました。オンチップ クロック速度は 4 GHz まで上昇することが一般的で、1970 年のテクノロジの約 1000 倍の速度です。
電源電圧を下げる
CMOSチップは、他のロジックファミリよりも広い範囲の電源電圧で動作することが多い。初期のTTL ICは5Vの電源 電圧を必要としたが、初期のCMOSは3～15Vを使用できた。[13]電源電圧を下げると、静電容量に蓄積される電荷が減り、結果的にロジック遷移に必要なエネルギーが減る。エネルギーが減るということは、放熱も少なくなるということだ。静電容量Cに蓄積されるエネルギーとVボルトの変化は、½CV2である 。電源を5Vから3.3Vに下げることで、スイッチング電力はほぼ60%削減された（電力消費は電源電圧の2乗に比例する）。多くのマザーボードには、多くのCPUに必要なさらに低い電源電圧を供給するための 電圧レギュレータモジュールが搭載されている。
HCロジック
CD4000 シリーズのチップは以前の TTL ファミリと互換性がなかったため、TTL ファミリの最高の部分と CD4000 ファミリの利点を組み合わせた新しい標準が登場しました。これは 74HC (3.3V から 5V の電源を使用し (電源に対するロジック レベルを使用)) と呼ばれ、5V 電源と TTL ロジックレベルを使用するデバイスで使用されました。
CMOS-TTLロジックレベルの問題
2 つのロジック ファミリを相互接続するには、多くの場合、追加のプルアップ抵抗や専用のインターフェイス回路などの特別な技術が必要になります。これは、ロジック ファミリが 1 状態と 0 状態を表すために異なる電圧レベルを使用する場合があり、また、ロジック ファミリ内でのみ満たされるその他のインターフェイス要件がある場合があるためです。
TTL ロジック レベルは CMOS のロジック レベルとは異なります。通常、TTL 出力は CMOS 入力によってロジック 1 として確実に認識されるほど高く上がりません。この問題は、CMOS テクノロジを使用しながら TTL 入力ロジック レベルを使用する 74HCT ファミリのデバイスの発明によって解決されました。これらのデバイスは 5V 電源でのみ動作します。これらは TTL の代替品となりますが、HCT は元の TTL よりも低速です (HC ロジックの速度は元の TTL とほぼ同じです)。
その他のCMOSファミリー
集積回路内の他のCMOS回路ファミリには、カスコード電圧スイッチロジック（CVSL）やパストランジスタロジック（PTL）などさまざまな種類があります。これらは通常「オンチップ」で使用され、ビルディングブロックの中規模または小規模の集積回路としては提供されません。[14] [15]
バイポーラCMOS（BiCMOS）ロジック
大きな改善点の 1 つは、CMOS 入力と TTL ドライバを組み合わせて、BiCMOS ロジックと呼ばれる新しいタイプのロジック デバイスを形成したことです。その中で最も重要なのは、LVT ロジック ファミリと ALVT ロジック ファミリです。BiCMOS ファミリには、ABT ロジック、ALB ロジック、ALVT ロジック、BCT ロジック、LVT ロジックなど、多くのメンバーがあります。
改良版
HC および HCT ロジックと LS-TTL ロジックが市場で競合する中、高速性と低消費電力、および旧ロジック ファミリとの互換性を兼ね備えた理想的なロジック デバイスを作成するには、さらなる改良が必要であることが明らかになりました。CMOS テクノロジを使用する新しいファミリが多数登場しています。これらの新しいデバイスの最も重要なファミリ指定子の短いリストは次のとおりです。
- LVロジック（低電源電圧）
- LVT ロジック (TTL ロジック レベルを維持しながら電源電圧を下げる)
- ALVT ロジック (LVT ロジックの「高度な」バージョン)
他にも、AC/ACT ロジック、AHC/AHCT ロジック、ALVC ロジック、AUC ロジック、AVC ロジック、CBT ロジック、CBTLV ロジック、FCT ロジック、LVC ロジック ( LVCMOS ) など多数あります。
統合インジェクションロジック（IIL）
集積注入ロジック（IILまたはI 2 L）は、バイポーラトランジスタを電流制御方式で使用してロジック機能を実装します。[16]一部の集積回路で使用されていましたが、現在では廃止されていると考えられています。[17]
モノリシック集積回路ロジックファミリーの比較
以下のロジック ファミリは、フリップフロップ、カウンタ、ゲートなどの機能ブロックからシステムを構築するために使用されるか、メモリやプロセッサなどの非常に大規模な統合デバイスを相互接続するための「グルー」ロジックとして使用されます。DCTL (直接結合トランジスタ ロジック) など、1960 年代初期のあまり知られていないロジック ファミリは示されていませんが、これらは広く普及しませんでした。
伝搬遅延は、2 入力 NAND ゲートが入力の状態の変化後に結果を生成するのにかかる時間です。トグル速度は、 JK フリップフロップが動作できる最速の速度を表します。ゲートあたりの電力は、個々の 2 入力 NAND ゲートのものです。通常、IC パッケージには複数のゲートがあります。値は非常に一般的なもので、アプリケーションの条件、メーカー、温度、および特定のロジック回路の種類によって若干異なります。導入年は、ファミリのデバイスの少なくとも一部が民生用に量産された年です。一部の軍事用途は民生用に先行していました。[18] [19]
オンチップ設計スタイル
いくつかの手法と設計スタイルは、マルチチップ アプリケーションで使用することを目的とした汎用ロジック ファミリではなく、主に大規模なシングルチップの特定用途向け集積回路 (ASIC) および CPU の設計に使用されます。
これらの設計スタイルは、通常、静的手法と クロックされた動的手法という 2 つの主なカテゴリに分類できます (各カテゴリの長所と短所については、 「静的ロジックと動的ロジック」を参照してください)。
静的ロジック
- パルススタティックCMOS
- 差動カスコード電圧スイッチ (DCVS)
- カスコード非閾値ロジック（CNTL）
- パスゲート/トランスミッションゲートロジック:パストランジスタロジック(PTL)
- 相補パスゲートロジック (CPL)
- プッシュ・プルロジック
- 出力予測ロジック（OPL）
- カスコード電圧スイッチロジック(CVSL)
動的ロジック
- 4相ロジック
- ドミノロジック
- 足のないドミノ
- NORA/ジッパーロジック
- 複数出力ドミノ
- 複合ドミノ
- デュアルレールドミノ
- 自己リセットドミノ
- サンプルセット差分ロジック
- 限定スイッチダイナミックロジック
参照
参考文献
- ^ サヴァード 2018
- ^ Mueller, Dieter (2005). 「論理ゲート」。2018年7月18日時点のオリジナルよりアーカイブ。2018年7月18日閲覧。
- ^ ミルマン、ジェイコブ (1979)。マイクロエレクトロニクス デジタルおよびアナログ回路とシステム。マグロウヒル。ISBN 0-07-042327-X。
- ^ ハフ、ハワード、リオーダン、マイケル (2007-09-01)。「フロッシュとデリック：50年後（序文）」。電気化学協会インターフェース。16 (3): 29。doi :10.1149/2.F02073IF。ISSN 1064-8208 。
- ^ Frosch, CJ; Derick, L (1957). 「シリコンの拡散時の表面保護と選択的マスキング」.電気化学協会誌. 104 (9): 547. doi :10.1149/1.2428650.
- ^ Lojek, Bo (2007).半導体工学の歴史. ベルリン、ハイデルベルク: Springer-Verlag Berlin Heidelberg. p. 321. ISBN 978-3-540-34258-8。
- ^ Lojek, Bo (2007).半導体工学の歴史. Springer Science & Business Media . p. 120. ISBN 9783540342588。
- ^ ab Lojek, Bo (2007).半導体工学の歴史. Springer. pp. 321–3. ISBN 9783540342588。
- ^ Sze, Simon M. (2002). 半導体デバイス: 物理と技術(PDF) (第 2 版). Wiley. p. 4. ISBN 0-471-33372-7。
- ^ 「1978年：ダブルウェル高速CMOS SRAM（日立）」（PDF）。半導体歴史博物館。2019年1月23日。 2019年7月5日閲覧。
- ^ Blood Jr., William R. (1972). MECL システム設計ハンドブック(PDF) (第 2 版). Motorola Semiconductor Products. p. vi. OCLC 17253029 – Bitsavers 経由。
- ^ ランカスター、ドン(1975)。TTLクックブック。ハワード W. サムズ アンド カンパニー。ISBN 0-672-21035-5。
- ^ RCA COS/MOS 集積回路。SSD-250A。RCA Corporation。1978 年。OCLC 4894263 。
- ^ Baker, R. Jacob (2008). CMOS回路設計、レイアウト、シミュレーション。第1巻。Wiley。pp. 369–370。ISBN 978-0470229415. 2021年11月17日閲覧。
- ^ Segura, Jaume; Hawkins, Charles F. (2004-03-26). CMOS エレクトロニクスの仕組みと失敗の仕組み。Wiley. p. 132. ISBN 978-0471476696. 2021年11月17日閲覧。
- ^ Hurst, Stanley L. (1999). VLSI カスタムマイクロエレクトロニクス: デジタル、アナログ、ミックスシグナル。Marcel Dekker。pp. 31–38。ISBN 0-203-90971-2。
- ^ ハースト 1999、38 ページ
- ^ 設計エンジニアのための TTL データブック(第 1 版)。Texas Instruments。1973年。pp. 59、87。OCLC 6908409。
- ^ ホロウィッツ、ポール、ヒル、ウィンフィールド (1989)。「表 9.1」。電子工学の技術(第 2 版)。ケンブリッジ大学出版局。p. 570。ISBN 0-521-37095-7。