Loading article…
コンピュータ工学において、論理ファミリは、関連する2つの概念のうちの1つである。
集積回路が広く普及する以前は、さまざまな固体論理システムや真空管論理システムが使用されていましたが、これらは集積回路デバイスほど標準化され、相互運用性が高いものではありませんでした。現代の半導体デバイスで最も一般的な論理ファミリは、低消費電力、小型トランジスタ、高トランジスタ密度といった利点から、金属酸化膜半導体（MOS）論理です。
パッケージ化されたビルディングブロックロジックファミリのリストは、いくつかのカテゴリに分類でき、ここでは導入されたおおよその年代順に、それぞれの一般的な略語とともにリストアップします。
RTL、DTL、ECLの各ファミリは、初期のコンピュータで使用されていた論理回路から派生したもので、当初はディスクリート部品を用いて実装されていました。その一例として、フィリップス社のNORBITファミリの論理回路ブロックが挙げられます。
PMOSおよびI2Lロジックファミリは、主に特殊用途のカスタム大規模集積回路デバイスで比較的短期間使用され、一般的には旧式とみなされています。例えば、初期のデジタル時計や電子計算機では、完成品のロジックの大部分を提供するために1つ以上のPMOSデバイスが使用されていた可能性があります。F -14中央航空データコンピュータ、Intel 4004、Intel 4040、およびIntel 8008マイクロプロセッサとそのサポートチップはPMOSでした。
これらのファミリのうち、現在も広く使用されているのはECL、TTL、NMOS、CMOS、およびBiCMOSのみです。ECLは価格と消費電力の制約から超高速アプリケーションに使用され、NMOSロジックは主にCPUやメモリチップなどのVLSI回路アプリケーションで使用されますが、これらは本稿の範囲外です。現在の「ビルディングブロック」ロジックゲートICは、ECL、TTL、CMOS、およびBiCMOSファミリに基づいています。
入力回路として抵抗器を用い、スイッチング素子としてバイポーラ接合トランジスタ（BJT）を用いて構築されたデジタル回路の一種。
アタナソフ・ベリー・コンピュータは、 RTLと同様の抵抗結合型真空管論理回路を使用していた。初期のトランジスタ式コンピュータ（例えば、IBM 1620、1959年）のいくつかはRTLを使用しており、その実装にはディスクリート部品が用いられていた。
1962年、フェアチャイルド・セミコンダクター社は、アポロ誘導コンピュータ向けに、シンプルな抵抗トランジスタ論理集積回路（RTL）ファミリーを開発した。テキサス・インスツルメンツ社は間もなく、独自のRTLファミリーを発表した。コンデンサを内蔵したRCTLというバリアントは、RTLよりも高速だったが、ノイズ耐性は低かった。これはテキサス・インスツルメンツ社が「51XX」シリーズとして製造した。
論理ゲート機能（例えばAND）をダイオードネットワークで、増幅機能をトランジスタで実行するデジタル回路の一種。
ダイオード論理は、 ENIACを含む1940年代の初期の電子計算機で真空管とともに使用されていました。ダイオード・トランジスタ論理（DTL）は、初の全トランジスタ式コンピュータであるIBM 608で使用されました。初期のトランジスタ式コンピュータは、個別のトランジスタ、抵抗器、ダイオード、コンデンサを使用して実装されていました。
最初のダイオード・トランジスタ論理集積回路ファミリーは、1962年にシグネティクス社によって発表された。DTLはフェアチャイルド社とウェスティングハウス社によっても製造された。ダイオード論理およびダイオード・トランジスタ論理集積回路ファミリーは、1962年にテキサス・インスツルメンツ社によってD-37CミニットマンII誘導コンピュータ向けに開発されたが、これらのデバイスは一般には入手できなかった。
DTLの派生型である「高閾値ロジック」は、ツェナーダイオードを使用してロジック1とロジック0の電圧レベル間に大きなオフセットを作り出します。これらのデバイスは通常15ボルトの電源で動作し、ノイズの影響を最小限に抑えるために大きな差動が意図された産業制御で使用されていました。[ 3 ]
P型MOS（PMOS）ロジックは、 pチャネルMOSFETを用いて論理ゲートやその他のデジタル回路を実現する。PMOSロジックは、1960年から1970年頃まで業界を席巻した。
N型MOS（NMOS）ロジックは、nチャネルMOSFETを使用して論理ゲートやその他のデジタル回路を実現します。
同等の電流駆動能力を持つデバイスの場合、nチャネルMOSFETはpチャネルMOSFETよりも小型化できます。これは、pチャネルの電荷キャリア（正孔）の移動度がnチャネルの電荷キャリア（電子）の移動度よりも低いためです。また、シリコン基板上に1種類のMOSFETのみを製造する方が、コストが安く、技術的にも簡便です。これらが、nチャネルMOSFETのみを使用するNMOSロジックの設計における主要な原理でした。しかし、リーク電流を無視すると、NMOSロジックはCMOSロジックとは異なり、スイッチングが行われていないときでも電力を消費します。
1955年から1960年の間にベル研究所で発明されたMOSFETは、20μmプロセスでpMOSとnMOSの両方のデバイスを持っていた。[ 4 ] [ 5 ] [ 6 ] [ 7 ] [ 8 ]彼らの最初のMOSFETデバイスは、ゲート長が20μm、ゲート酸化膜厚が100nmであった。 [ 9 ]しかし、nMOSデバイスは実用的ではなく、pMOSタイプのみが実用的なデバイスであった。[ 8 ]数年後、より実用的なNMOSプロセスが開発された。NMOSは当初CMOSよりも高速であったため、1970年代にはコンピュータでNMOSがより広く使用された。[ 10 ]
技術の進歩に伴い、1980年代半ばにはCMOSロジックがNMOSロジックに取って代わり、デジタルチップの主流プロセスとなった。
1961年、IBMはトランジスタ式のIBM 7030 Stretchコンピュータで使用する電流制御ロジックとしてECL（電流モードロジック（CML）とも呼ばれる）を発明し、ディスクリート部品を使用して実装しました。1962年、モトローラはMECL 10000と呼ばれる最初のECL集積回路デバイスを発表しました。[ 11 ] MECLは負電源を必要としました。[ 11 ]正電源を使用するECLのその後の開発には、後のPECLおよびLVPECLが含まれます。
ECLは、シングルエンド入力でエミッタ電流が制限された、オーバードライブ型バイポーラ接合トランジスタ（BJT）差動増幅器を使用する。
TTLロジックでは、バイポーラ接合トランジスタ（BJT）が論理機能と増幅機能を担います。
最初のトランジスタ・トランジスタ論理集積回路ファミリは、 1963年にシルバニア社によってシルバニアユニバーサルハイレベルロジック（SUHL）として発表されました。テキサス・インスツルメンツ社は1964年に7400シリーズTTLファミリを発表しました。トランジスタ・トランジスタ論理は、バイポーラトランジスタを使用して集積回路を構成します。[ 12 ] TTLは長年にわたって大きく変化し、新しいバージョンが古いタイプに取って代わりました。
標準的なTTLゲートのトランジスタは飽和スイッチであるため、各接合部における少数キャリアの蓄積時間がデバイスのスイッチング速度を制限します。基本的なTTL設計のバリエーションは、これらの影響を軽減し、速度、消費電力、またはその両方を改善することを目的としています。
ドイツの物理学者ウォルター・H・ショットキーは、ショットキー効果を予測する理論を定式化し、これがショットキーダイオード、そして後にショットキートランジスタの開発につながりました。ショットキートランジスタは、同じ消費電力であれば、従来のトランジスタよりもスイッチング速度が速くなります。これは、ショットキーダイオードがトランジスタの飽和と電荷の蓄積を防ぐためです（ベーカークランプを参照） 。ショットキートランジスタで構築されたロジックゲートは、通常のBJTで構築されたTTLゲートよりも高速にスイッチングしますが、消費電力は多くなります。低電力ショットキー（LS）では、内部抵抗値を増加させることで、消費電力を削減し、元のバージョンよりもスイッチング速度を向上させました。高度低電力ショットキー（ALS）の導入により、さらに速度が向上し、消費電力が削減されました。また、元のショットキーTTLよりも高速なFAST（Fairchild Advanced Schottky TTL）（ショットキー）（F）と呼ばれる高速ロジックファミリも導入されました。
CMOSロジックゲートは、エンハンスメントモードNチャネルおよびPチャネル電界効果トランジスタの相補的な配置を使用します。初期のデバイスは酸化膜で分離された金属ゲートを使用していたため、CMOS（相補型金属酸化膜半導体ロジック）と呼ばれていました。TTLとは対照的に、CMOSは静的状態（つまり、入力が変化していないとき）ではほとんど電力を消費しません。CMOSゲートは、安定した1または0の状態にあるときは、リーク電流以外に電流を消費しません。ゲートが状態を切り替えると、ゲート出力の容量を充電するために電源から電流が引き込まれます。これは、CMOSデバイスの消費電流がスイッチングレート（通常はクロック速度で制御される）とともに増加することを意味します。
最初のCMOSロジック集積回路ファミリーは、 1968年にRCAがCD4000 COS/MOS（ 4000シリーズ）として発表しました。当初、CMOSロジックはLS-TTLよりも低速でした。しかし、CMOSのロジック閾値は電源電圧に比例するため、CMOSデバイスはシンプルな電源を備えたバッテリー駆動システムによく適していました。また、CMOSゲートは、ロジック閾値が（ほぼ）電源電圧に比例し、バイポーラ回路に必要な固定レベルではないため、TTLゲートよりもはるかに広い電圧範囲に対応できます。
このようなデジタルCMOS機能を実装するために必要なシリコン面積は急速に縮小しました。数百万もの基本論理演算を1つのチップに集積するVLSI技術は、ほぼ例外なくCMOSを使用しています。チップ上の配線の静電容量が極めて小さいため、性能は数桁向上しました。オンチップクロック周波数は4GHzにも 達することが一般的になり、これは1970年当時の技術の約1000倍の速さです。
CMOS チップは、他のロジックファミリよりも広い範囲の電源電圧で動作することが多い。初期の TTL IC は5V の電源電圧を必要としたが、初期の CMOS は 3～15V を使用できた。[ 13 ]電源電圧を下げると、容量に蓄積される電荷が減り、結果としてロジック遷移に必要なエネルギーが減少する。エネルギーが減少すると、放熱も少なくなる。容量Cに蓄積され、Vボルトが変化するエネルギーは ½ CV 2である。電源を 5V から 3.3V に下げると、スイッチング電力はほぼ 60% 減少した (電力損失は電源電圧の 2 乗に比例する)。多くのマザーボードには、多くの CPU が必要とするさらに低い電源電圧を提供する電圧レギュレータ モジュールが搭載されている。
CD4000シリーズのチップは従来のTTLファミリと互換性がなかったため、TTLファミリの長所とCD4000ファミリの利点を組み合わせた新しい規格が登場しました。これは74HC（3.3Vから5Vの電源電圧を使用し、電源電圧に対するロジックレベルを使用）として知られており、5V電源とTTLロジックレベルを使用するデバイスと互換性がありました。「HC」は「高速CMOS」の略です。[ 14 ]
2つのロジックファミリを相互接続するには、追加のプルアップ抵抗や専用のインターフェース回路などの特別な技術が必要となる場合が多い。これは、ロジックファミリによって1と0の状態を表す電圧レベルが異なったり、ロジックファミリ内でしか満たされないインターフェース要件があったりするためである。
TTLロジックレベルはCMOSとは異なり、一般的にTTL出力はCMOS入力によって論理1として確実に認識されるほど高く立ち上がりません。この問題は、CMOS技術を用いながらもTTL入力ロジックレベルを採用した74HCTファミリの発明によって解決されました。これらのデバイスは5V電源でのみ動作します。HCTは元のTTLよりも低速ですが（HCロジックは元のTTLとほぼ同じ速度です）、TTLの代替品として機能します。
集積回路内の他のCMOS回路ファミリには、カスコード電圧スイッチロジック（CVSL）やパストランジスタロジック（PTL）など、さまざまな種類があります。これらは一般的に「オンチップ」で使用され、ビルディングブロックの中規模または小規模集積回路としては提供されません。[ 15 ] [ 16 ]
大きな改良点の1つは、CMOS入力とTTLドライバを組み合わせて、 BiCMOSロジックと呼ばれる新しいタイプのロジックデバイスを形成したことであり、その中でもLVTロジックファミリとALVTロジックファミリが最も重要である。BiCMOSファミリには、 ABTロジック、ALBロジック、ALVTロジック、BCTロジック、LVTロジックなど、多くのメンバーが存在する。
HCロジック、HCTロジック、LS-TTLロジックが市場で競合する中、高速性、低消費電力、そして旧世代ロジックファミリとの互換性を兼ね備えた理想的なロジックデバイスを実現するには、さらなる改良が必要であることが明らかになりました。CMOSテクノロジーを採用した、より新しいファミリが数多く登場しました。これらの新しいデバイスの最も重要なファミリ識別子をいくつか挙げると、次のようになります。
その他にも、 AC/ACTロジック、AHC/AHCTロジック、ALVCロジック、AUCロジック、AVCロジック、CBTロジック、CBTLVロジック、FCTロジック、LVCロジック（LVCMOS）などがあります。
集積注入ロジック（IILまたはI2L ）は、電流制御構成のバイポーラトランジスタを使用して論理機能を実装します。 [ 17 ]これは一部の集積回路で使用されていましたが、現在では廃止されていると考えられています。[ 18 ]
以下の論理ファミリは、フリップフロップ、カウンタ、ゲートなどの機能ブロックからシステムを構築するために使用されるか、あるいはメモリやプロセッサなどの超大規模集積回路を相互接続するための「接着剤」論理として使用されました。ここでは示されていないのは、1960年代初頭のDCTL（直接結合トランジスタ論理）など、広く普及しなかった初期のあまり知られていない論理ファミリです。
伝搬遅延とは、2 入力 NAND ゲートが入力の状態変化後に結果を生成するのにかかる時間です。トグル速度は、 JK フリップフロップが動作できる最速の速度を表します。ゲートあたりの電力は、個々の 2 入力 NAND ゲートの電力です。通常、1 つの IC パッケージには複数のゲートがあります。これらの値は非常に一般的であり、アプリケーション条件、メーカー、温度、および特定のタイプのロジック回路によって若干異なります。導入年は、少なくともそのファミリのデバイスの一部が民生用途向けに大量生産された年です。一部の軍事用途は民生用途よりも前に始まっていました。[ 19 ] [ 20 ]
いくつかの技術や設計スタイルは、マルチチップアプリケーションで使用することを目的とした汎用ロジックファミリではなく、主に大規模なシングルチップの特定用途向け集積回路（ASIC）やCPUの設計に用いられます。
これらの設計スタイルは、一般的に静的手法と クロック動的手法の2つの主要なカテゴリに分類できます 。（各カテゴリの長所と短所については、「静的ロジックと動的ロジック」を参照してください。）