ダイオード・トランジスタ・ロジック

ダイオード トランジスタ ロジック( DTL ) は、トランジスタ トランジスタ ロジックの直接の祖先にあたるデジタル回路の一種です。論理ゲート機能ANDとOR はダイオード ロジックによって実行され、論理反転 (NOT)と増幅(信号復元を提供) はトランジスタによって実行されるため、このように呼ばれています (抵抗器トランジスタ ロジック(RTL) やトランジスタ トランジスタ ロジック(TTL)とは対照的です)。

最初の図に示す DTL 回路は、入力ダイオード ロジックステージ (D1、D2、および R1)、中間レベル シフト ステージ (R3 および R4)、および出力共通エミッタ増幅ステージ (Q1 および R2) の 3 つのステージで構成されています。入力 A と B の両方がハイ (ロジック 1、V+ に近い) の場合、ダイオード D1 と D2 は逆バイアスされます。抵抗 R1 と R3 は、Q1 をオンにする (Q1 を飽和させる) のに十分な電流を供給し、R4 に必要な電流も供給します。Q1 のベースには小さな正電圧 (V _{BE 、ゲルマニウムの場合は約 0.3 V、シリコンの場合は 0.6 V) がかかります。オンになったトランジスタのコレクタ電流によって、出力 Q がロー (ロジック 0、V CE(sat)}、通常は 1 ボルト未満)になります。いずれかまたは両方の入力が低い場合、少なくとも 1 つの入力ダイオードが導通し、アノードの電圧を約 2 ボルト未満の値に引き下げます。次に、R3 と R4 は電圧分割器として機能し、Q1 のベース電圧を負にして Q1 をオフにします。Q1 のコレクタ電流は基本的にゼロになるため、R2 は出力電圧 Q を高く (ロジック 1、V+ 付近) 引き上げます。

1952年まで、IBMは市販のゲルマニウムダイオードを改造してトランジスタを製造し、その後ポキプシーに独自の合金接合トランジスタ製造工場を構えた。^{[2] [3]} 1950年代半ばには、世界初の全トランジスタ化コンピュータであるIBM 608でダイオードロジックが採用された。1枚のカードには、2ウェイ回路を4つ、3ウェイ回路を3つ、または8ウェイ回路を1つ搭載できた。すべての入力信号と出力信号に互換性があった。回路は、1マイクロ秒という狭いパルスを確実にスイッチングすることができた。^[要出典]

1962 年のD-17B誘導コンピュータの設計者は、使用するトランジスタの数を最小限に抑えるために、ダイオード抵抗ロジックを可能な限り使用しました。

IBM 1401（1959年に発表^[4]）は、最初の図に示す回路に似たDTL回路を使用していました。^[5] IBMはこのロジックを「補完トランジスタダイオードロジック」（CTDL）と呼びました。^[6] CTDLは、異なる電源電圧で動作するNPNベースとPNPベースのゲートを交互に使用することで、レベルシフトステージ（R3とR4）を回避しました。NPNベースの回路は+6Vと-6Vを使用し、トランジスタは-6V近くで切り替えられ、PNPベースの回路は0Vと-12Vを使用し、トランジスタは0V近くで切り替えられました。したがって、たとえばPNPゲートで駆動されるNPNゲートでは、0Vから-12Vの範囲の中央でしきい値電圧-6Vになります。同様に、6Vから-6Vの範囲で駆動される0VでスイッチングするPNPゲートでも同様です。1401は、基本ゲートにゲルマニウムトランジスタとダイオードを使用していました。^[7] 1401ではR2と直列にインダクタも追加されました。^{[7] [8]}物理的なパッケージングにはIBM標準モジュラーシステムが使用されました。

DTLゲートの集積回路版では、R3は直列に接続された2つのレベルシフトダイオードに置き換えられている。また、R4の下部はダイオードのバイアス電流とトランジスタベースの放電パスを提供するためにグランドに接続されている。結果として得られる集積回路は、単一の電源電圧で動作する。^{[9] [10] [11]}

1962年、シグネティクスは最初の大量生産DTLチップであるSE100シリーズファミリを発表しました。1964年、フェアチャイルドはノイズ耐性が向上し、ダイが小さく、コストが低い930シリーズDTμLマイクロロジックファミリをリリースしました。これは最も商業的に成功したDTLファミリであり、他のICメーカーによって模倣されました。^{[12] [13]}

DTL の伝播遅延は比較的大きいです。すべての入力がハイになってトランジスタが飽和状態になると、電荷がベース領域に蓄積されます。飽和状態から抜け出すと (1 つの入力がローになると)、この電荷を除去する必要があり、伝播時間に影響します。

DTLを高速化する1つの方法は、R3の両端に小さな「高速化」コンデンサを追加することです。コンデンサは蓄積されたベース電荷を除去することでトランジスタをオフにするのに役立ちます。また、コンデンサは初期ベース駆動を増加させることでトランジスタをオンにするのにも役立ちます。^[14]

DTLを高速化するもう1つの方法は、スイッチングトランジスタの飽和を避けることです。これはベイカークランプで実現できます。ベイカークランプは、1956年の技術レポート「最大効率スイッチング回路」で説明したリチャード・H・ベイカーにちなんで名付けられました。^[15]

1964年、ジェームズ・R・ビアードはショットキートランジスタの特許を申請した。^[16]彼の特許では、ショットキーダイオードがトランジスタのコレクタベース接合の順方向バイアスを最小限に抑えることでトランジスタの飽和を防ぎ、少数キャリアの注入を無視できる量にまで減らしていた。ダイオードは同じダイに統合することもでき、レイアウトがコンパクトで、少数キャリアの電荷蓄積がなく、従来の接合ダイオードよりも高速だった。彼の特許では、ショットキートランジスタをDTL回路に使用して、ショットキーTTLなどの他の飽和ロジック設計のスイッチング速度を低コストで向上させる方法も示されていた。

従来の抵抗-トランジスタロジックに比べて大きな利点は、ファンインの増加です。さらに、ファンアウトを増やすために、追加のトランジスタとダイオードを使用することもできます。^[17]

• ダイオードロジック
• 高閾値ロジック
• ノービット

• トランジスタ スイッチ回路の設計と応用、Louis A. Delhom、Texas Instruments および McGraw-Hill、278 ページ、1968 年、LCCCN 67-22955。(第 10.7 章を参照)
• 1964 フェアチャイルド DTμL マイクロロジック カタログ; 36 ページ。(カタログを参照)
• 1965 年フェアチャイルド カタログ、49 ページ。(33 ～ 34 ページを参照)
• 1975 フェアチャイルド フルライン コンデンス カタログ、354 ページ。(2-129 ページから 2-130 ページを参照)
• 1978 フェアチャイルド フルライン コンデンス カタログ; 530 ページ。(13-110 ページから 13-113 ページを参照)

• ダイオードトランジスタロジック（スライド）Wayback Machineに 2018-08-27 にアーカイブ- コネチカット大学
• ダイオードトランジスタロジック 2018-06-19 にWayback Machineでアーカイブ- バビロン大学