アナログ-デジタルコンバータ

エレクトロニクスにおいて、アナログ-デジタル コンバータ( ADC、A/D、またはA-to-D ) は、マイクで拾った音やデジタル カメラに入る光などのアナログ信号をデジタル信号に変換するシステムです。ADC は、アナログ入力電圧または電流を電圧または電流の大きさを表すデジタル数値に変換する電子デバイスなどの独立した測定を提供する場合もあります。通常、デジタル出力は入力に比例する2 の補数の2 進数ですが、他の可能性もあります。

ADCアーキテクチャにはいくつかあります。複雑で、正確に適合したコンポーネントが必要なため、最も特殊なものを除き、ADC はすべて集積回路(IC) として実装されます。これらは通常、アナログ回路とデジタル回路の両方を統合した金属酸化膜半導体(MOS)混合信号集積回路チップの形をとります。

デジタル-アナログ コンバーター(DAC) は逆の機能を実行し、デジタル信号をアナログ信号に変換します。

ADC は、連続時間と連続振幅のアナログ信号を離散時間と離散振幅のデジタル信号に変換します。変換には入力の量子化が含まれるため、必然的に少量の量子化誤差が生じます。さらに、ADC は変換を連続的に実行するのではなく、入力をサンプリングして入力信号の許容帯域幅を制限しながら、定期的に変換を実行します。

ADC の性能は、主にその帯域幅と信号対雑音および歪み比(SNDR) によって特徴付けられます。ADC の帯域幅は、主にそのサンプリング レートによって特徴付けられます。ADC の SNDR は、分解能、直線性および精度 (量子化レベルが真のアナログ信号とどの程度一致するか)、エイリアシングおよびジッタなど、多くの要因によって影響を受けます。ADC の SNDR は、多くの場合、有効ビット数(ENOB)、つまり平均してノイズではない各測定値のビット数で要約されます。理想的な ADC では、ENOB は分解能に等しくなります。ADC は、デジタル化される信号の帯域幅と必要な SNDR に一致するように選択されます。ADC が信号の帯域幅の 2 倍を超えるサンプリング レートで動作する場合、ナイキスト-シャノンのサンプリング定理に従って、ほぼ完璧な再構成が可能です。量子化誤差が存在すると、理想的な ADC でも SNDR が制限されます。ただし、ADC の SNDR が入力信号の SNDR を超える場合、量子化誤差の影響は無視され、帯域制限されたアナログ入力信号の本質的に完全なデジタル表現が得られます。

コンバータの分解能は、アナログ入力値の許容範囲内で生成できる異なる値、つまり離散値の数を示します。したがって、特定の分解能によって量子化誤差の大きさが決まり、オーバーサンプリングを使用しない理想的な ADC の最大信号対雑音比が決まります。入力サンプルは通常、 ADC 内でバイナリ形式で電子的に保存されるため、分解能は通常オーディオ ビット深度として表されます。結果として、使用可能な離散値の数は、通常 2 の累乗です。たとえば、分解能が 8 ビットの ADC は、アナログ入力を 256 の異なるレベル (2 ⁸  = 256) のいずれかにエンコードできます。値は、アプリケーションに応じて、0 ～ 255 (符号なし整数) または -128 ～ 127 (符号付き整数) の範囲を表すことができます。

分解能は電気的に定義することもでき、ボルトで表されます。出力コード レベルの変化を保証するために必要な電圧の変化は、最下位ビット(LSB) 電圧と呼ばれます。ADC の分解能Qは LSB 電圧に等しくなります。ADC の電圧分解能は、全体の電圧測定範囲を間隔の数で割った値に等しくなります。

${\displaystyle R={\dfrac {E_{\mathrm {FSR} }}{2^{M}-1}},}$

ここで、MはADCのビット単位の分解能、E _FSRはフルスケール電圧範囲（「スパン」とも呼ばれる）です。E FSR_は次のように表されます 。

${\displaystyle E_{\mathrm {FSR} }=V_{\mathrm {RefHi} }-V_{\mathrm {RefLow} },\,}$

ここで、V _RefHiとV _{RefLow は、}コード化できる電圧のそれぞれ上限と下限です。

通常、電圧間隔の数は次のように表されます。

${\displaystyle N=2^{M}-1,\,}$

ここでMはADCのビット単位の分解能である。^[1]

つまり、連続する 2 つのコード レベルの間に 1 つの電圧間隔が割り当てられます。

例：

• 図1のようなコード体系
• フルスケール測定範囲 = 0～1ボルト
• ADCの解像度は3ビット: 2 ³ = 8量子化レベル(コード)
• ADC電圧分解能、Q = 1 V / ( 2 ³ - 1 ) = 0.143 V (間隔)

多くの場合、コンバーターの有効な解像度は、信号対雑音比(SNR) と、ENOB として表されるシステム全体のその他のエラーによって制限されます。

量子化誤差は、理想的な ADC に固有の量子化によって発生します。これは、ADC へのアナログ入力電圧と出力デジタル値の間の丸め誤差です。この誤差は非線形で信号に依存します。理想的な ADC では、量子化誤差は - 1 ⁄ 2 LSB から + 1 ⁄ 2 LSB の間で均一に分布し、信号はすべての量子化レベルをカバーする均一な分布を持ち、信号対量子化ノイズ比(SQNR) は次のように表されます。

${\displaystyle \mathrm {SQNR} =20\log _{10}(2^{Q})\approx 6.02\cdot Q\ \mathrm {dB} \,\!}$^[2]

ここで、Q は量子化ビットの数です。たとえば、16 ビットADC の場合、量子化誤差は最大レベルより 96.3 dB 低くなります。

量子化誤差は、DC からナイキスト周波数まで分布します。したがって、オーバーサンプリングの場合のように ADC の帯域幅の一部が使用されない場合、量子化誤差の一部は帯域外で発生し、使用中の帯域幅の SQNR が効果的に向上します。オーバーサンプリング システムでは、ノイズ シェーピングを使用して、より多くの量子化誤差を帯域外に強制することで、SQNR をさらに向上させることができます。

ADC では、通常、ディザを使用することでパフォーマンスを向上させることができます。これは、変換前に入力に追加される非常に少量のランダム ノイズ (ホワイト ノイズなど) です。その効果は、信号に基づいて LSB の状態をランダム化することです。信号が低レベルで完全に遮断されるのではなく、ノイズがわずかに増加するという代償を払って、ADC が変換できる信号の有効範囲が拡張されます。ディザはサンプラーの解像度を上げることしかできません。直線性を向上させることはできないため、精度が必ずしも向上するわけではありません。

ADC のビット深度に対して非常に低いレベルのオーディオ信号における量子化歪みは、信号と相関関係があり、歪んで不快な音になります。ディザリングにより、歪みはノイズに変換されます。時間経過を平均化することで、歪みのない信号を正確に復元できます。ディザリングは、電気メーターなどの統合システムでも使用されます。値が加算されるため、ディザリングはアナログ/デジタル コンバーターの LSB よりも正確な結果を生成します。

ディザリングは、写真画像をピクセルあたりのビット数を減らすように量子化するときによく適用されます。画像のノイズは増えますが、量子化された画像は縞模様になり、見た目ははるかにリアルになります。この類似のプロセスは、デジタルに変換されるアナログ オーディオ信号に対するディザリングの効果を視覚化するのに役立ちます。

ADC には、エラーの原因がいくつかあります。量子化エラーと (ADC が線形であると仮定した場合) 非線形性は、アナログからデジタルへの変換に固有のものです。これらのエラーは、最下位ビット(LSB)と呼ばれる単位で測定されます。上記の 8 ビット ADC の例では、1 LSB のエラーは、全信号範囲の 1 ⁄ 256 、つまり約 0.4% です。

すべての ADC は、物理的な欠陥によって生じる非線形誤差の影響を受け、出力が入力の線形関数 (意図的に非線形にされた ADC の場合は他の関数) から外れます。^{[疑わしい–議論]これらの誤差は、}キャリブレーションによって軽減したり、テストによって防止したりできる場合があります。線形性の重要なパラメータは、積分非線形性と微分非線形性です。これらの非線形性によって歪みが生じ、ADC の信号対雑音比の性能が低下し、その結果、有効解像度が低下する可能性があります。

正弦波 をデジタル化する場合、理想的でないサンプリング クロックを使用すると、サンプルが記録されるタイミングに不確実性が生じます。クロックジッタによる実際のサンプリング時間の不確実性が であると仮定すると、この現象によって生じる誤差は と推定できます。これにより、記録されるノイズが増加し、有効ビット数(ENOB) が量子化誤差のみで予測される値よりも低くなります。誤差は DC ではゼロで、低周波数では小さいですが、高振幅および高周波数の信号では大きくなります。ジッタがパフォーマンスに与える影響は、量子化誤差と比較できます。ここで、q は ADC ビット数です。^{[引用が必要]}${\displaystyle x(t)=A\sin {(2\pi f_{0}t)}}$${\displaystyle \Delta t}$${\displaystyle E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t}$${\displaystyle \Delta t<{\frac {1}{2^{q}\pi f_{0}}}}$

クロックジッタは位相ノイズによって発生します。^{[3] [4]}デジタル化帯域幅が1MHz〜1GHzのADCの分解能はジッタによって制限されます。 ^[5]オーディオ信号を44.1kHzでサンプリングする場合など、帯域幅の低い変換では、クロックジッタがパフォーマンスに与える影響は小さくなります。^[6]

アナログ信号は時間的に連続しており、これをデジタル値の流れに変換する必要があります。したがって、アナログ信号から新しいデジタル値をサンプリングするレートを定義する必要があります。新しい値のレートは、コンバータのサンプリング レートまたはサンプリング周波数と呼ばれます。連続的に変化する帯域制限信号をサンプリングし、再構成フィルターによって離散時間値から元の信号を再現できます。ナイキスト-シャノンのサンプリング定理は、サンプリング レートが信号の最高周波数の 2 倍よりも高い場合にのみ、元の信号を忠実に再現できることを示しています。

実際の ADC は瞬時の変換ができないため、コンバータが変換を実行する時間 (変換時間と呼ばれる) 中は入力値を一定に保つ必要があります。サンプルアンド ホールドと呼ばれる入力回路がこのタスクを実行します。ほとんどの場合、入力のアナログ電圧をコンデンサで保存し、電子スイッチまたはゲートを使用してコンデンサを入力から切断します。多くの ADC集積回路には、サンプル アンド ホールド サブシステムが内部に組み込まれています。

ADC は、離散的な時間間隔で入力値をサンプリングすることによって機能します。入力がナイキスト レート(対象となる最高周波数の 2 倍として定義) を超えてサンプリングされている場合、信号内のすべての周波数を再構築できます。ナイキスト レートの半分を超える周波数がサンプリングされると、低い周波数として誤って検出されます。このプロセスはエイリアシングと呼ばれます。エイリアシングは、関数を 1 サイクルあたり 2 回以下で瞬間的にサンプリングするとサイクルが失われ、誤って低い周波数として表示されるために発生します。たとえば、2 kHz の正弦波を 1.5 kHz でサンプリングすると、500 Hz の正弦波として再構築されます。

エイリアシングを回避するには、ADC への入力をローパス フィルタして、サンプリング レートの半分を超える周波数を除去する必要があります。このフィルタはアンチエイリアシング フィルタと呼ばれ、高周波コンテンツを含むアナログ信号に適用される実用的な ADC システムに不可欠です。エイリアシングに対する保護が不可欠なアプリケーションでは、オーバーサンプリングを使用してエイリアシングを大幅に削減するか、完全に排除することができます。

ほとんどのシステムではエイリアシングは望ましくないものですが、帯域制限された高周波信号を同時にダウンミックスするために利用することができます（アンダーサンプリングと周波数ミキサーを参照）。エイリアシングは、信号周波数とサンプリング周波数の低いヘテロダインです。 ^[7]

経済性のため、信号は必要な最小レートでサンプリングされることが多く、その結果、量子化誤差によってコンバータの通過帯域全体に広がるホワイト ノイズが発生します。信号をナイキスト レートよりもはるかに高いレートでサンプリングし、デジタル フィルタリングして信号帯域幅に制限すると、次の利点が得られます。

• オーバーサンプリングにより、アナログアンチエイリアシングフィルタの実現が容易になる
• オーディオビット深度の向上
• 特にオーバーサンプリングに加えてノイズシェーピングを採用すると、ノイズが低減されます。

オーバーサンプリングは、通常、オーディオ周波数 ADC で使用されます。この場合、必要なサンプリング レート (通常 44.1 または 48 kHz) は、一般的なトランジスタ回路のクロック速度 (>1 MHz) に比べて非常に低くなります。この場合、ADC のパフォーマンスは、ほとんどまたはまったくコストをかけずに大幅に向上できます。さらに、エイリアシングされた信号も通常は帯域外にあるため、エイリアシングは非常に低コストのフィルターを使用して除去できることがよくあります。

ADC の速度はタイプによって異なります。ウィルキンソン ADC は、現在のデジタル回路で処理可能なクロック レートによって制限されます。逐次比較型 ADCの場合、変換時間は解像度の対数、つまりビット数に比例します。フラッシュ ADC は、3 つのタイプの中で最も高速です。変換は基本的に単一の並列ステップで実行されます。

速度と精度の間には潜在的なトレードオフがあります。フラッシュ ADC にはドリフトがあり、コンパレータ レベルに関連する不確実性により直線性が低下します。程度は低いものの、直線性の低下は逐次比較型 ADC でも問題になることがあります。この場合、非直線性は減算プロセスからの誤差の蓄積から生じます。ウィルキンソン ADC は 3 つの中で最も直線性が高くなっています。^{[8] [9]}

スライディング スケールまたはランダム化法を使用すると、あらゆるタイプの ADC、特にフラッシュ タイプと逐次比較タイプの ADC の直線性を大幅に改善できます。どの ADC でも、入力電圧からデジタル出力値へのマッピングは、本来あるべきフロア関数またはシーリング関数ではありません。通常の状況では、特定の振幅のパルスは常に同じデジタル値に変換されます。問題は、デジタル化された値のアナログ値の範囲がすべて同じ幅ではなく、平均幅からの偏差に比例して微分直線性が低下することです。スライディング スケールの原理では、平均化効果を使用してこの現象を克服します。ランダムだが既知のアナログ電圧が、サンプリングされた入力電圧に追加されます。次に、デジタル形式に変換され、同等のデジタル量が減算されて、元の値に戻ります。利点は、変換がランダムなポイントで行われることです。最終レベルの統計的分布は、ADC の範囲の領域にわたる加重平均によって決定されます。これにより、特定のレベルの幅に対する感度が低下します。^{[10] [11]}

これらは、電子 ADC を実装する一般的な方法のいくつかです。

抵抗器-コンデンサ (RC) 回路には既知の電圧充電および放電曲線があり、これを使用して未知のアナログ値を解くことができます。

ウィルキンソンADC は、1950 年にデニス ウィルキンソンによって設計されました。ウィルキンソン ADC は、入力電圧と充電コンデンサによって生成された電圧の比較に基づいています。コンデンサは、コンパレータによって入力電圧と一致すると判断されるまで充電されます。次に、定電流源を使用してコンデンサを線形に放電します。コンデンサの放電に必要な時間は、入力電圧の振幅に比例します。コンデンサが放電している間、高周波発振器クロックからのパルスがレジスタによってカウントされます。レジスタに記録されるクロック パルスの数も、入力電圧に比例します。^{[12] [13]}

測定するアナログ値が抵抗または静電容量で表される場合、その要素をRC 回路に含め(他の抵抗または静電容量は固定)、既知の電圧源からの抵抗を介して既知の開始電圧から別の既知の終了電圧まで静電容量を充電する時間を測定することにより、コンデンサ充電方程式を使用して未知の抵抗または静電容量の値を決定できます。

$${\displaystyle V_{\text{capacitor}}(t)=V_{\text{supply}}\left(1-e^{-{\frac {t}{RC}}}\right)}$$

そして、それらの開始データポイントと終了データポイントを使用して、未知の抵抗または静電容量を解きます。これは、既知の抵抗と静電容量で未知の電圧を測定するウィルキンソン ADC と似ていますが、対照的です。ウィルキンソン ADC は、未知の抵抗または静電容量を既知の電圧で測定します。

たとえば、モノステーブルまたはアスタブル モードの 555 タイマー ICからの正 (および/または負) のパルス幅は、コンデンサを1 ⁄ 3 V_電源から2 ⁄ 3 V_電源に充電 (および/または放電) するのにかかる時間を表します。このパルスを正確なクロックを備えたマイクロコントローラに送信することで、パルスの持続時間を測定し、コンデンサ充電方程式を使用して変換して、未知の抵抗または静電容量の値を生成できます。   

抵抗や静電容量が大きいほど、小さいものよりも測定に時間がかかります。また、精度はマイクロコントローラのクロックの精度と値の測定に使用できる時間によって制限されますが、測定中に値が変化したり、外部寄生の影響を受ける可能性もあります。

ダイレクトコンバージョンまたはフラッシュ ADC には、入力信号を並列にサンプリングするコンパレータバンクがあり、それぞれが特定の電圧範囲で動作します。コンパレータ バンクは、各電圧範囲の出力ラインに 2 進数を生成するデジタル エンコーダ ロジック回路に信号を供給します。

このタイプの ADC はダイサイズが大きく、消費電力も大きいため、ビデオ、広帯域通信、または光および磁気ストレージにおけるその他の高速信号によく使用されます。

この回路は、抵抗分割ネットワーク、オペアンプ コンパレータのセット、および優先エンコーダで構成されています。電圧境界での問題を解決するために、コンパレータには少量のヒステリシスが組み込まれています。抵抗分割器の各ノードでは、比較電圧が利用できます。この回路の目的は、アナログ入力電圧を各ノード電圧と比較することです。

この回路は、変換が順次ではなく同時に行われるため、高速であるという利点があります。通常の変換時間は 100 ns 以下です。変換時間は、コンパレータとプライオリティ エンコーダの速度によってのみ制限されます。このタイプの ADC には、追加されるビットごとに必要なコンパレータの数がほぼ 2 倍になるという欠点があります。また、n の値が大きいほど、プライオリティ エンコーダは複雑になります。

逐次比較型 ADC は、コンパレータとバイナリ検索を使用して、入力電圧を含む範囲を順次狭めていきます。各ステップで、コンバータは入力電圧を、最初は許容入力電圧範囲の中間点を表す内部デジタル/アナログ コンバータ(DAC) の出力と比較します。このプロセスの各ステップで、近似値が逐次比較レジスタ (SAR) に保存され、デジタル/アナログ コンバータの出力は、より狭い範囲での比較のために更新されます。

ランプ比較型ADCは、上昇または下降してすぐにゼロに戻るのこぎり波信号を生成します。 ^[14] ランプが開始されると、タイマーがカウントを開始します。ランプ電圧が入力と一致すると、コンパレータが作動し、タイマーの値が記録されます。時間指定ランプ コンバータは経済的に実装できますが、^{[a]ランプを生成する回路は単純なアナログ}積分器 であることが多いため、ランプ時間は温度の影響を受けやすい場合があります。より正確なコンバータは、DACを駆動するクロック カウンタを使用します。ランプ比較システムの特別な利点は、2番目の信号を変換するには、タイマー値を格納する別のコンパレータと別のレジスタだけが必要であることです。変換中の入力変化に対する感度を下げるために、サンプル アンド ホールドで瞬間的な入力電圧でコンデンサを充電し、コンバータで定電流で放電に必要な時間を計測できます。

積分型 ADC (デュアルスロープまたはマルチスロープADC とも呼ばれる) は、未知の入力電圧を積分器の入力に適用し、一定時間 (ランアップ期間) にわたって電圧を上昇させます。次に、反対極性の既知の基準電圧が積分器に適用され、積分器の出力がゼロに戻るまで上昇させます (ランダウン期間)。入力電圧は、基準電圧、一定のランアップ期間、および測定されたランダウン期間の関数として計算されます。ランダウン時間の測定は通常、コンバータのクロック単位で行われるため、積分時間が長いほど、分解能が高くなります。同様に、分解能を犠牲にすることでコンバータの速度を向上させることができます。このタイプのコンバータ (またはコンセプトのバリエーション) は、その直線性と柔軟性から、ほとんどのデジタル電圧計で使用されています。

チャージバランスADC

チャージバランスADCの原理は、まず電圧-周波数コンバータを使用して入力信号を周波数に変換することです。次に、この周波数はカウンターによって測定され、アナログ入力に比例した出力コードに変換されます。これらのコンバータの主な利点は、ノイズの多い環境でも、または分離された形式でも周波数を送信できることです。ただし、この回路の制限は、電圧-周波数コンバータの出力が、温度と時間に対して正確に値を維持できないRC積に依存することです。

デュアルスロープADC

回路のアナログ部分は、高入力インピーダンス バッファ、高精度積分器、電圧コンパレータで構成されています。コンバータは、まずアナログ入力信号を一定時間積分し、次に積分器の出力がゼロになるまで反対極性の内部基準電圧を積分します。この回路の主な欠点は、持続時間が長いことです。これらは、熱電対や重量計などのゆっくりと変化する信号を正確に測定するのに特に適しています。

デルタエンコードまたはカウンターランプADCには、DAC に入力するアップダウンカウンターがあります。入力信号と DAC は両方ともコンパレータに送られます。コンパレータはカウンターを制御します。回路はコンパレータからの負帰還を使用して、DAC の出力が入力信号と一致し、カウンターから数値が読み取られるまでカウンターを調整します。デルタ コンバータは非常に広い範囲と高い分解能を備えていますが、変換時間は入力信号の動作に依存します。ただし、常に最悪のケースが保証されます。物理システムからのほとんどの信号は突然変化しないため、デルタ コンバータは実際の信号を読み取るのに非常に適しています。一部のコンバータは、デルタと逐次近似アプローチを組み合わせています。これは、入力信号の高周波成分の大きさが小さいことがわかっている場合に特に有効です。

パイプライン ADC (サブレンジクォンタイザとも呼ばれる) は、2 つ以上の変換ステップを使用します。最初に、粗い変換が行われます。2 番目のステップでは、DAC を使用して入力信号との差が決定されます。次に、この差はより正確に変換され、結果は最後のステップで結合されます。これは、フィードバック参照信号が、次の最上位ビットだけではなく、ビットの全範囲 (たとえば、4 ビット) の中間変換で構成される逐次比較 ADC の改良版と考えることができます。逐次比較 ADC とフラッシュ ADC のメリットを組み合わせることで、このタイプは高速で、高解像度であり、効率的に実装できます。

デルタシグマ ADC (シグマデルタ ADCとも呼ばれる) は、アナログ フィルタと低解像度 (多くの場合 1 ビット) だが高サンプリング レートのADC および DAC を備えた負帰還ループに基づいています。フィードバック ループは、蓄積された量子化誤差を継続的に修正し、ノイズ シェーピングを実行します。つまり、量子化ノイズは、対象となる低周波数では低減されますが、高周波数では増加します。その後、これらの高周波数は、ダウンサンプリングデジタル フィルタによって除去されることがあります。このフィルタは、データ ストリームを、低ビット深度の高サンプリング レートから、高ビット深度の低レートに変換します。

時間インターリーブ型 ADC は、 M個の並列 ADC を使用し、各 ADC は有効なサンプル クロックの M 番目のサイクルごとにデータをサンプリングします。その結果、サンプル レートは各 ADC が処理できるものと比較して M 倍増加します。実際には、M 個の ADC 間の個々の違いによって全体的なパフォーマンスが低下し、スプリアスのないダイナミック レンジ(SFDR) が減少します。^[16]ただし、これらの時間インターリーブの不一致エラーを修正する手法は存在します。^[17]

中間 FM ステージを備えた ADC は、まず電圧 - 周波数コンバータを使用して、入力信号の電圧に比例する周波数の発振信号を生成し、次に周波数カウンタを使用してその周波数を目的の信号電圧に比例するデジタルカウントに変換します。積分時間が長いほど、解像度が高くなります。同様に、コンバータの速度は解像度を犠牲にすることで向上できます。ADC の 2 つの部分は大きく分離され、周波​​数信号はオプトアイソレータを通過するか、ワイヤレスで送信されます。このような ADC には、正弦波または矩形波の周波数変調を使用するものもあれば、パルス周波数変調を使用するものもあります。このような ADC は、かつてはリモート アナログ センサーの状態をデジタル表示するための最も一般的な方法でした。^{[18] [19] [20] [21] [22]}

タイムストレッチ型アナログ/デジタル コンバータ(TS-ADC) は、従来の電子 ADC ではデジタル化できない非常に広い帯域幅のアナログ信号を、デジタル化の前に信号をタイムストレッチすることでデジタル化します。通常、このコンバータでは、フォトニック プリプロセッサを使用して信号をタイムストレッチします。これにより、信号の速度が効果的に低下し、帯域幅が圧縮されます。その結果、元の信号をキャプチャするには遅すぎた電子 ADC でも、この速度低下した信号をキャプチャできるようになります。信号を連続的にキャプチャするために、フロント エンドでは、タイムストレッチに加えて、信号を複数のセグメントに分割します。各セグメントは、別の電子 ADC によって個別にデジタル化されます。最後に、デジタル信号プロセッサがサンプルを再配置し、プリプロセッサによって追加された歪みを除去して、元のアナログ信号のデジタル表現であるバイナリ データを生成します。

ADC という用語は通常、アナログ電圧の測定に関連付けられますが、測定可能な物理的なアナログ量をデジタル数値に変換する、部分的に電子化されたデバイスも ADC と見なされます。次に例を示します。

• ロータリーエンコーダは、機械的に回転量を生成するアナログ物理量を、マイクロコントローラがデジタル的に解釈して回転方向、角度位置、回転速度を導き出すことができるデジタルグレイコードストリームに変換します。 ^[23]
• 静電容量センシングは、アナログ物理量である静電容量を変換します。この静電容量は、金属物体と金属センシングプレートの距離、タンク内の水の量、誘電体の誘電率など、他の物理量の代理となる場合があります。
  • 容量性-デジタル（CDC）コンバータは、コンデンサのプレートに既知の励起を適用し、その電荷を測定することによって静電容量を決定します。^[24]
• デジタルノギスは、 2 つのスライド定規間の変位量のアナログ物理量を変換します。
• 誘導性-デジタル変換器は、インダクタの交流磁場内を移動する導電性ターゲットによるインダクタンスの変化を測定します。^[25]
• 時間-デジタル コンバーターはイベントを認識し、発生したアナログ時間をデジタルで表現します。
  • たとえば、飛行時間の測定は、イベントの伝播遅延に影響を与えるアナログ量を変換できます。
• 一般に、直接電圧を生成しない センサーは、間接的に電圧を生成したり、他の方法でデジタル値に変換されたりすることがあります。
  • 抵抗出力（例えば、ポテンショメータや力感知抵抗器からの出力）は、既知の電流を流すことで電圧に変換したり、RC 充電時間測定に変換してデジタル結果を生成することができます。

多くの場合、集積回路の最も高価な部分はピンです。ピンによってパッケージが大きくなり、各ピンを集積回路のシリコンに接続する必要があるためです。ピンを節約するために、ADC では、データをシリアル インターフェイス経由で 1 ビットずつコンピューターに送信し、クロック信号の状態が変化すると各ビットを出力するのが一般的です。これにより、ADC パッケージのピンがかなり節約され、多くの場合、全体的な設計が複雑になることはありません。

市販の ADC には、通常はアナログマルチプレクサを介して同じコンバータに供給される複数の入力があることがよくあります。ADC のさまざまなモデルには、サンプル アンド ホールド回路、計装アンプ、または差動入力が含まれる場合があり、測定される量は 2 つの入力間の差です。

アナログ-デジタル コンバータは、現代の音楽再生技術やデジタル オーディオ ワークステーションベースのサウンド録音に不可欠です。音楽はアナログ録音を使用してコンピュータで制作される場合があるため、コンパクト ディスクやデジタル音楽ファイルに記録されるパルス符号変調(PCM) データ ストリームを作成するためにアナログ-デジタル コンバータが必要です。音楽で使用されている現在のアナログ-デジタル コンバータは、最大 192キロヘルツのレートでサンプリングできます。多くのレコーディング スタジオでは、24 ビット 96 kHz パルス符号変調 (PCM) 形式で録音し、その後、コンパクト ディスク デジタル オーディオ制作 (44.1 kHz)用に信号をダウンサンプリングしてディザリングするか、ラジオやテレビ放送アプリケーション用に 48 kHz にダウンサンプリングしてディザリングします。

ADC は、事実上あらゆるアナログ信号をデジタル形式で処理、保存、または転送するデジタル信号処理システムで必要です。たとえば、 TV チューナー カードでは、高速ビデオ A/D コンバータが使用されます。低速のオンチップ 8、10、12、または 16 ビット A/D コンバータは、マイクロコントローラでよく使用されます。デジタル ストレージ オシロスコープには、非常に高速な A/D コンバータが必要です。これは、ソフトウェア定義無線とその新しいアプリケーションにとっても重要です。

デジタル画像システムでは、ピクセルをデジタル化するために、一般的にアナログ/デジタル コンバーターが使用されます。一部のレーダーシステムでは、後続の信号処理のために、信号強度をデジタル値に変換するために、アナログ/デジタル コンバーターが使用されます。他の多くの現場およびリモート センシング システムでは、一般的にアナログ技術が使用されます。

科学機器の多くのセンサーは、温度、圧力、pH、光強度などのアナログ信号を生成します。これらの信号はすべて増幅され、ADC に送られてデジタル表現が生成されます。

フラットパネル ディスプレイは本質的にデジタルであり、コンポジットやVGAなどのアナログ信号を処理するには ADC が必要です。

アナログ - デジタル コンバーターをテストするには、アナログ入力ソースと、制御信号を送信してデジタル データ出力をキャプチャするハードウェアが必要です。一部の ADC では、正確な参照信号ソースも必要です。

ADC をテストするための主要なパラメータは次のとおりです。

1. DCオフセットエラー
2. DCゲインエラー
3. 信号対雑音比（SNR）
4. 全高調波歪み（THD）
5. 積分非線形性（INL）
6. 微分非線形性（DNL）
7. スプリアスフリーダイナミックレンジ
8. 消費電力

• 適応予測符号化、信号の値が線形関数によって予測されるタイプのADC
• オーディオコーデック
• ベータエンコーダ
• 積分直線性
• モデム

• Allen, Phillip E.; Holberg, Douglas R. (2002). CMOSアナログ回路設計. ISBN 978-0-19-511644-1。
• Fraden, Jacob (2010)。『現代センサーハンドブック：物理、設計、応用』 Springer。ISBN 978-1441964656。
• Kester, Walt 編 (2005)。データ変換ハンドブック。Elsevier: Newnes。ISBN 978-0-7506-7841-4。
• ジョンズ、デイビッド、マーティン、ケン（1997）。アナログ集積回路設計。Wiley。ISBN 978-0-471-14448-9。
• Liu, Mingliang (2006)。スイッチドキャパシタ回路の謎を解明。Newnes。ISBN 978-0-7506-7907-7。
• ノースワージー、スティーブン R.リチャード・シュライヤー。テメス、ガボール C. (1997)。デルタシグマ データ コンバーター。 IEEEプレス。ISBN 978-0-7803-1045-2。
• Razavi, Behzad (1995)。データ変換システム設計の原則。ニューヨーク、NY: IEEE Press。ISBN 978-0-7803-1093-3。
• Ndjountche, Tertulien (2011 年 5 月 24 日)。CMOSアナログ集積回路: 高速かつ電力効率の高い設計。フロリダ州ボカラトン: CRC Press。ISBN 978-1-4398-5491-4。
• Staller, Len (2005 年 2 月 24 日)。「アナログからデジタルへのコンバーターの仕様を理解する」。Embedded Systems Design。
• Walden, RH (1999). 「アナログ-デジタルコンバータの調査と分析」. IEEE Journal on Selected Areas in Communications . 17 (4): 539–550. CiteSeerX  10.1.1.352.1881 . doi :10.1109/49.761034.

• デルタ シグマ コンバーターの紹介 デルタ シグマ コンバーターの理論に関する非常に優れた概要です。
• FFT/DFT 解析に基づく評価ソフトウェアによる A/D 変換システムのデジタル動的解析 RF Expo East、1987
• あなたのアプリケーションに最適な ADC アーキテクチャはどれですか? 記事: Walt Kester
• Wayback Machineの ADC および DAC 用語集(2009-11-24 アーカイブ) よく使用される技術用語の定義
• AVR の ADC 入門 - Atmel マイクロコントローラを使用したアナログからデジタルへの変換
• 時間インターリーブADCの信号処理とシステムの側面
• シンプルなランプ型ADCのMATLAB Simulinkモデル
• 「データ取得および変換の原理」(PDF) . ti.com . Texas Instruments. 2015 年 4 月 [1994 年 1 月] . 2024 年10 月 29 日に閲覧。