フラッシュADC

フラッシュADC (ダイレクトコンバージョン ADCとも呼ばれる) は、線形電圧ラダーを使用し、ラダーの各「段」にコンパレータを配置して、入力電圧を連続する基準電圧と比較するアナログ/デジタル コンバータの一種です。これらの基準ラダーは、多くの場合、多数の抵抗器で構成されていますが、最新の実装では、容量性電圧分割も可能であることが示されています。これらのコンパレータの出力は、通常、デジタル エンコーダに送られ、入力が 2 進値に変換されます (コンパレータから収集された出力は、単進値と考えることができます)。

フラッシュ コンバータは、一連のステージで正解を絞り込む他の多くの ADC に比べて高速です。これらと比較すると、フラッシュ コンバータは非常にシンプルで、アナログ コンパレータを除けば、バイナリへの最終的な変換のためのロジックのみが必要です。

最高の精度を得るために、多くの場合、トラック アンド ホールド回路が ADC 入力の前に挿入されます。これは多くの ADC タイプ (逐次比較型 ADCなど) で必要ですが、フラッシュ ADC の場合、コンパレータがサンプリング デバイスであるため、実際には必要ありません。

フラッシュ コンバータは、他の ADC と比較して、特に精度が高くなるにつれて、多くのコンパレータを必要とします。たとえば、フラッシュ コンバータでは、 nビット変換にコンパレータが必要です。これらすべてのコンパレータのサイズ、消費電力、およびコストを考えると、フラッシュ コンバータは、8 ビット (255 個のコンパレータ) よりもはるかに高い精度には一般的に実用的ではありません。これらのコンパレータの代わりに、他のほとんどの ADC では、精度を高めるために簡単にスケーリングできる、より複雑なロジックやアナログ回路が使用されています。 ${\displaystyle 2^{n}-1}$

フラッシュ ADC は、シリコンベースのバイポーラ(BJT) や相補型金属酸化物FET ( CMOS ) 技術から、めったに使用されないIII-V技術まで、さまざまな技術で実装されてきました。このタイプの ADC は、中規模アナログ回路の最初の検証としてよく使用されます。

最も初期の実装は、基準電圧に接続された、よく整合された抵抗器の基準ラダーで構成されていました。抵抗器ラダーの各タップは、おそらく増幅段が先行する 1 つのコンパレータに使用され、測定された電圧が電圧分割器の基準電圧より高いか低いかに応じて、論理 0 または 1 を生成します。アンプを追加する理由は 2 つあります。電圧差を増幅するためです。したがって、コンパレータのオフセットが抑制され、コンパレータから基準ラダーへのキックバック ノイズも大幅に抑制されます。通常、4 ビットから 6 ビットまで、場合によっては 7 ビットの設計が製造されます。

省電力の容量性リファレンス ラダーを使用した設計が実証されています。これらのシステムは、コンパレータのクロックに加えて、入力ステージでリファレンス値のサンプリングも行います。サンプリングは非常に高速に行われるため、コンデンサのリークはごくわずかです。

最近、オフセット キャリブレーションがフラッシュ ADC 設計に導入されています。高精度のアナログ回路 (ばらつきを抑えるためにコンポーネント サイズが大きくなる) の代わりに、比較的大きなオフセット誤差を持つコンパレータを測定して調整します。次に、テスト信号を適用し、各コンパレータのオフセットをADC のLSB値未満にキャリブレーションします。

多くのフラッシュ ADC のもう 1 つの改良点は、デジタル エラー訂正機能の搭載です。ADC が過酷な環境で使用されていたり、非常に小さな集積回路プロセスで構築されていたりする場合、単一のコンパレータの状態がランダムに変化して誤ったコードが生成されるリスクが高まります。バブル エラー訂正機能は、たとえば、ロジック ローを報告しているコンパレータに囲まれている場合に、ハイにトリップしたコンパレータがロジック ハイを報告しないようにするデジタル訂正メカニズムです。

フォールディング回路を前段に追加して、いわゆるフォールディング ADCにすることで、コンパレータの数をいくらか減らすことができます。フラッシュ ADC のコンパレータを 1 回だけ使用する代わりに、フォールディング ADC はランプ入力信号中にコンパレータを複数回再利用します。m回のフォールディング回路をnビット ADCで使用すると、実際のコンパレータの数は から に減らすことができます(範囲のクロスオーバーを検出するために常に 1 つ必要です)。一般的なフォールディング回路には、ギルバート乗算器とアナログワイヤード OR回路があります。 ${\displaystyle 2^{n}-1}$${\displaystyle {\frac {2^{n}}{m}}}$

このタイプの ADC の非常に高いサンプル レートにより、レーダー検出、広帯域無線受信機、電子テスト機器、光通信リンクなどの高周波アプリケーション (通常は数 GHz の範囲) が可能になります。さらに、フラッシュ ADC は、多くのデジタル デコード機能を含む大規模なICに組み込まれることがよくあります。

また、デルタシグマ変調ループ内には小さなフラッシュ ADC 回路が存在する場合もあります。

フラッシュ ADC はNAND フラッシュメモリでも使用され、フローティング ゲートの 8 つの電圧レベルとして セルあたり最大 3 ビットが保存されます。

• アナログからデジタルへの変換
• フラッシュADCを理解する
• 「統合型アナログ-デジタルおよびデジタル-アナログ コンバータ」、R. van de Plassche、ADC、Kluwer Academic Publishers、1994 年。
• 「サブナノ秒応答の高精度 4 象限乗算器」、バリー・ギルバート、IEEE Journal of Solid-State Circuits、第 3 巻、第 4 号 (1968 年)、365 ～ 373 ページ