システムオンチップ

システムオンチップ（SoC / ˌ ˈ ɛ s oʊ s iː /、複数形はSoCs / ˌ ˈ ɛ s oʊ s iː z /）は、コンピュータまたは電子システムのほとんどまたはすべてのコンポーネントを統合した集積回路です。これらのコンポーネントには通常、オンチップの中央処理装置（CPU）、メモリインターフェイス、入出力デバイスとインターフェイス、および二次記憶装置インターフェイスが含まれ、多くの場合、無線モデムやグラフィックス処理装置（GPU）などの他のコンポーネントと一緒に、すべて単一の基板またはマイクロチップ上に搭載されています。^[1] SoCには、デジタルおよびアナログ、ミックスドシグナル、および多くの場合、無線周波数信号処理機能が含まれます（それ以外の場合は、ディスクリートアプリケーションプロセッサと見なされる場合があります）。

高性能SoCは、多くの場合、専用の物理的に分離されたメモリと二次ストレージ（それぞれLPDDRとeUFSまたはeMMCなど）チップとペアになっており、パッケージオンパッケージ（PoP）構成としてSoCの上に重ねられたり、SoCの近くに配置されたりする。さらに、SoCは別のワイヤレスモデム（特にWWANモデム）を使用することもある。^[2]

SoC は、マイクロコントローラ、マイクロプロセッサ、または複数のプロセッサ コアを、GPU、Wi-Fi、セルラー ネットワーク無線モデムなどの周辺機器、または 1 つ以上のコプロセッサと統合します。マイクロコントローラがマイクロプロセッサを周辺回路やメモリと統合するのと同様に、SoC はマイクロコントローラをさらに高度な周辺機器と統合したものと見なすことができます。

マルチチップ アーキテクチャと比較すると、同等の機能を持つ SoC は消費電力が少なく、半導体ダイ領域も小さくなります。ただし、コンポーネントの交換性が低下するという代償があります。定義上、SoC 設計は、さまざまなコンポーネントモジュール間で完全にまたはほぼ完全に統合されています。これらの理由から、コンピューターハードウェア業界では、SoC の影響とモバイルおよび組み込みコンピューティング市場から学んだ教訓により、コンポーネントの統合が緊密になる傾向が一般的に見られます。

SoCはモバイルコンピューティング（スマートフォンやタブレットコンピュータなどのスマートデバイス）やエッジコンピューティング市場で非常に一般的です。^{[3] [4]}

一般的に、SoC には次の 3 つの種類があります。

• マイクロコントローラを中心に構築されたSoC 、
• マイクロプロセッサを中心に構築された SoC 。携帯電話によく使用されます。
• 上記の 2 つのカテゴリに当てはまらない特定のアプリケーション向けに設計された、特殊な特定用途向け集積回路SoC。

SoC はあらゆるコンピューティング タスクに適用できます。ただし、通常はタブレット、スマートフォン、スマートウォッチ、ネットブックなどのモバイル コンピューティング、組み込みシステム、および以前はマイクロコントローラが使用されていたアプリケーションで使用されます。

以前はマイクロコントローラしか使用できませんでしたが、組み込みシステム市場ではSoCが台頭しています。システム統合が緊密になることで信頼性と平均故障間隔が向上し、SoCはマイクロコントローラよりも高度な機能と計算能力を提供します。^[5]アプリケーションには、AIアクセラレーション、組み込みマシンビジョン、^[6] データ収集、テレメトリ、ベクトル処理、アンビエントインテリジェンスなどがあります。組み込みSoCは、多くの場合、モノのインターネット、マルチメディア、ネットワーキング、通信、エッジコンピューティング市場をターゲットにしています。組み込みアプリケーション向けSoCの例には次のものがあります。

• アム
  • Zynq 7000 SoC
  • Zynq UltraScale+ MPSoC
  • Zynq UltraScale+ RFSoC
  • Versal アダプティブ SoC

モバイルコンピューティングベースのSoCには、プロセッサ、メモリ、オンチップキャッシュ、ワイヤレスネットワーク機能、そして多くの場合デジタルカメラのハードウェアとファームウェアがバンドルされています。メモリサイズが増加するにつれて、ハイエンドSoCにはメモリとフラッシュストレージがなくなることが多くなり、代わりにメモリとフラッシュメモリがSoCのすぐ隣または上（パッケージオンパッケージ）に配置されます。 ^[7]モバイルコンピューティングSoCの例には次のものがあります。

• サムスン電子：リスト、通常はARMベース
  • Exynos は、主にサムスンのGalaxyシリーズのスマートフォンで使用されています。
• クアルコム：
  • Snapdragon（リスト）は、多くのスマートフォンで使用されています。2018年には、Snapdragon SoCは、 Windows 10を実行するラップトップコンピューターのバックボーンとして使用され、「Always Connected PC」として販売されていました。^{[8] [9]}
• MediaTek、通常はARMベース
  • Dimensity & Kompanio シリーズ。Amazon Echo Show などのデバイスを動かすスタンドアロン アプリケーション & タブレット プロセッサ

1992 年、Acorn Computers はARM250 SoC を搭載したA3010、A3020、A4000 シリーズのパーソナル コンピュータを製造しました。このコンピュータは、オリジナルの Acorn ARM2 プロセッサと、メモリ コントローラ (MEMC)、ビデオ コントローラ (VIDC)、および I/O コントローラ (IOC) を組み合わせたものです。以前の Acorn ARM搭載コンピュータでは、これらは 4 つの個別のチップでした。ARM7500 チップは、ARM700、VIDC20、および IOMD コントローラをベースにした第 2 世代の SoC であり、セットトップ ボックスなどの組み込みデバイスや、後の Acorn パーソナル コンピュータで広くライセンス供与されました。

タブレットやラップトップのメーカーは、組み込みシステムやスマートフォン市場から、消費電力の削減、ハードウェアとファームウェアモジュールのより緊密な統合によるパフォーマンスと信頼性の向上、LTEやその他のワイヤレスネットワーク通信をチップ上に統合すること（統合ネットワークインターフェイスコントローラ）に関する教訓を学んできました。^[10]

SoC は、ソフトウェア コードを実行するマイクロプロセッサなどのハードウェア機能ユニットと、これらの機能モジュール間の接続、制御、指示、およびインターフェイスを行う 通信サブシステムで構成されます。

SoC には少なくとも 1 つのプロセッサ コアが必要ですが、通常、SoC には複数のコアがあります。プロセッサ コアには、マイクロコントローラ、マイクロプロセッサ(μP) ^[11]、 デジタル信号プロセッサ(DSP)、または特定用途向け命令セット プロセッサ(ASIP) コアがあります。^[12] ASIP には、アプリケーション ドメイン用にカスタマイズされた命令セットがあり、特定の種類のワークロードに対して汎用命令よりも効率的になるように設計されています。マルチプロセッサ SoC には、定義上、複数のプロセッサ コアがあります。ARM アーキテクチャ コアの中にはIP コアとして指定されたソフト プロセッサがあるため、SoC プロセッサ コアにはARM アーキテクチャが一般的に選択されます。^[11]

SoCは、マイクロコントローラやその他の組み込みシステムと同様に、計算を実行するために半導体メモリブロックを備えている必要があります。アプリケーションによっては、SoCメモリがメモリ階層とキャッシュ階層を形成する場合があります。モバイルコンピューティング市場ではこれが一般的ですが、多くの低電力組み込みマイクロコントローラではこれは必要ありません。SoCのメモリ技術には、読み取り専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、電気的に消去可能なプログラマブルROM( EEPROM )、フラッシュメモリなどがあります。^[11]他のコンピュータシステムと同様に、RAMは比較的高速ですが高価なスタティックRAM (SRAM)と、低速ですが安価なダイナミックRAM (DRAM)に細分化できます。SoCにキャッシュ階層がある場合、SRAMは通常、プロセッサレジスタとコアの組み込みキャッシュを実装するために使用されますが、DRAMはメインメモリに使用されます。SoCに複数のプロセッサがある場合、「メインメモリ」は単一のプロセッサ（マルチコアの場合もある）に固有のものである可能性があり、この場合、それは分散メモリであり、別のプロセッサがアクセスするにはオンチップの§モジュール間通信を介して送信する必要があります。^[12]マルチプロセッシングメモリの問題の詳細については、キャッシュコヒーレンスとメモリレイテンシを参照してください。

SoC には、通常、通信プロトコル用の外部インターフェイスが含まれています。これらは、多くの場合、USB、イーサネット、USART、SPI、HDMI、I²C、CSIなどの業界標準に基づいています。これらのインターフェイスは、対象アプリケーションによって異なります。Wi-Fi、Bluetooth、6LoWPAN、近距離無線通信などのワイヤレス ネットワークプロトコルもサポートされることがあります。

必要に応じて、SoC には、多くの場合信号処理用のアナログ-デジタル コンバータやデジタル-アナログ コンバータなどのアナログインターフェイスが含まれます。これらは、スマート トランスデューサーを含むさまざまな種類のセンサーやアクチュエータとインターフェイスできます。アプリケーション固有のモジュールやシールドとインターフェイスする場合があります。^{[注 1]}また、アナログ センサーが SoC に組み込まれていて、その読み取り値を数学的処理のためにデジタル信号に変換する必要がある場合など、SoC 内部にある場合もあります。

デジタル信号プロセッサ（DSP）コアは、多くの場合、SoCに含まれています。これらは、センサー、アクチュエータ、データ収集、データ分析、マルチメディア処理用のSoCで信号処理操作を実行します。DSPコアは通常、非常に長い命令語（VLIW）および単一命令複数データ（SIMD）命令セットアーキテクチャを備えているため、並列処理とスーパースカラー実行による命令レベルの並列処理の活用に非常に適しています。^{[12] ：4} SPコアはほとんどの場合、アプリケーション固有の命令を備えており、そのため通常はアプリケーション固有の命令セットプロセッサ（ASIP）です。このようなアプリケーション固有の命令は、それらの命令を計算する専用のハードウェア機能ユニットに対応しています。

一般的な DSP 命令には、乗算累算、高速フーリエ変換、融合乗算加算、畳み込みなどがあります。

他のコンピュータ システムと同様に、SoC には、クロック信号を生成し、SoC 機能の実行を制御し、必要に応じて SoC の信号処理アプリケーションに時間コンテキストを提供するためのタイミング ソースが必要です。一般的な時間ソースは、水晶発振器と位相ロック ループです。

SoC周辺機器には、カウンタータイマー、リアルタイムタイマー、パワーオン リセットジェネレーターが含まれます。SoC には、電圧レギュレータと電源管理回路も含まれます。

SoCは多数の実行ユニットで構成されています。これらのユニットは、データや命令を頻繁に送受信する必要があります。このため、ごく単純なものを除き、すべてのSoCには通信サブシステムが必要です。元々は、他のマイクロコンピュータ技術と同様に、データバスアーキテクチャが使用されていましたが、最近ではネットワークオンチップ（NoC）と呼ばれる疎な相互通信ネットワークに基づく設計が注目を集めており、近い将来、SoC設計においてバスアーキテクチャを追い抜くと予想されています。^[13]

歴史的には、共有グローバルコンピュータバスが通常、SoCの「ブロック」とも呼ばれるさまざまなコンポーネントを接続していました。^[13] SoC通信用の非常に一般的なバスは、ARMのロイヤリティフリーのAdvanced Microcontroller Bus Architecture（AMBA）標準です。

ダイレクト メモリ アクセスコントローラは、CPU または制御ユニットをバイパスして、外部インターフェイスと SoC メモリ間でデータを直接ルーティングし、 SoC のデータスループットを向上させます。これは、コンポーネント ベースのマルチチップ モジュールPC アーキテクチャ上の周辺機器の一部のデバイス ドライバーに似ています。

配線遅延は小型化が進むにつれてスケーラブルではなくなり、システム性能は接続されたコアの数に応じて拡張されず、電力を維持するためにはコアが追加されるごとにSoCの動作周波数を下げる必要があり、長い配線は大量の電力を消費します。これらの課題は、チップ上で多数のコアを持つシステムをサポートすることを妨げています。^{[13] : xiii}

2010年代後半には、バスベースのプロトコルではなく、ネットワークのようなトポロジで通信サブシステムを実装するSoCのトレンドが生まれました。SoC上のプロセッサコアが増える傾向により、オンチップ通信効率がシステム全体のパフォーマンスとコストを決定する重要な要素の1つになりました。^{[13] : xiii}これにより、バスベースのネットワークのボトルネックを克服するために、「ネットワークオンチップ」（NoC）と呼ばれるルーターベースのパケットスイッチングを備えた相互接続ネットワークが登場しました。^{[13] : xiii}

ネットワークオンチップには、宛先およびアプリケーション固有のルーティング、優れた電力効率、バス競合の可能性の低減などの利点があります。ネットワークオンチップアーキテクチャは、TCPやオンチップ通信用のインターネットプロトコルスイートなどの通信プロトコルからインスピレーションを得ていますが、 ^[13]通常はネットワーク層が少なくなっています。最適なネットワークオンチップネットワークアーキテクチャは、現在も多くの研究者が関心を寄せている分野です。NoCアーキテクチャは、トーラス、ハイパーキューブ、メッシュ、ツリーネットワークなどの従来の分散コンピューティングネットワークトポロジから、遺伝的アルゴリズムによるスケジューリング、分岐付きランダムウォークやランダム化された存続時間（TTL）などのランダム化アルゴリズムまで多岐にわたります。

多くの SoC 研究者は、NoC アーキテクチャが SoC 設計の電力とスループットのニーズを効率的に満たすことが実証されているため、NoC アーキテクチャを SoC 設計の未来であると考えています。現在の NoC アーキテクチャは 2 次元です。2D IC 設計では、SoC のコア数が増えるにつれてフロアプランニングの選択肢が制限されるため、 3 次元集積回路(3DIC) が登場するにつれて、SoC 設計者は 3DNoC と呼ばれる 3 次元オンチップ ネットワークの構築に目を向けています。^[13]

システム オン チップは、§ 構造で説明されているハードウェアと、マイクロコントローラ、マイクロプロセッサ、またはデジタル信号プロセッサのコア、周辺機器、およびインターフェイスを制御するソフトウェアの両方で構成されます。SoCの設計フローは、このハードウェアとソフトウェアを同時に開発することを目的としており、アーキテクチャ共同設計とも呼ばれます。設計フローでは、最適化 (§ 最適化の目標) と制約も考慮する必要があります。

ほとんどの SoC は、上で説明したハードウェア要素と実行ユニット(総称して「ブロック」)の事前認定されたハードウェア コンポーネントIP コア仕様と、それらの動作を制御するソフトウェアデバイス ドライバーから開発されます。特に重要なのは、USBなどの業界標準インターフェイスを駆動するプロトコル スタックです。ハードウェア ブロックは、コンピューター支援設計ツール (具体的には電子設計自動化ツール)を使用して組み立てられ、ソフトウェア モジュールはソフトウェア統合開発環境を使用して統合されます。

SoCコンポーネントは、 C++、MATLAB、SystemCなどの高水準プログラミング言語で設計されることも多く、C to HDLやflow to HDLなどの高水準合成(HLS)ツールによってRTL設計に変換されます。^{[14] 「アルゴリズム合成」と呼ばれるHLS製品により、設計者はC++を使用して、システム、回路、ソフトウェア、検証レベルをすべて、}コンピュータエンジニアによく知られている1つの高水準言語でモデル化および合成することができ、通常はHDLで指定される時間スケールに依存しません。^[15]他のコンポーネントはソフトウェアのままコンパイルされ、HDLのモジュールとしてSoCに含まれるソフトコアプロセッサにIPコアとして組み込まれる場合があります。

SoC のアーキテクチャが定義されると、新しいハードウェア要素は、回路の動作を定義するレジスタ転送レベル(RTL)と呼ばれる抽象的なハードウェア記述言語で記述されるか、高レベル合成によって高レベル言語から RTL に合成されます。これらの要素は、ハードウェア記述言語で接続され、完全な SoC 設計が作成されます。これらのコンポーネントを接続し、異なるベンダーによって提供される可能性のある異なるインターフェイス間で変換するために指定されたロジックは、グルー ロジックと呼ばれます。

チップは半導体ファウンドリに送られる前に妥当性確認が行われます。このプロセスは機能検証と呼ばれ、チップ設計ライフサイクルで費やされる時間と労力のかなりの部分を占め、70%とも言われています。^{[16] [17]}チップの複雑さが増すにつれて、SystemVerilog、SystemC、e 、OpenVeraなどのハードウェア検証言語が使用されています。検証段階で見つかったバグは設計者に報告されます。

従来、エンジニアは、設計の最終決定前に、シミュレーションアクセラレーション、エミュレーション、または再プログラム可能なハードウェアでのプロトタイピングを使用して、SoC設計のハードウェアとソフトウェアを検証およびデバッグしてきました。これはテープアウトと呼ばれます。フィールドプログラマブルゲートアレイ（FPGA）は、FPGAプロトタイプが再プログラム可能で、デバッグが可能であり、特定用途向け集積回路（ASIC）よりも柔軟性が高いため、SoCのプロトタイピングに好まれています。^{[18] [19]}

大容量でコンパイル時間が短いシミュレーション アクセラレーションとエミュレーションは、システムの広範な可視性を提供する強力なテクノロジです。ただし、どちらのテクノロジも MHz オーダーで低速で動作し、SoC の動作周波数よりも大幅に遅くなる場合があります (最大 100 倍)。アクセラレーション ボックスとエミュレーション ボックスは非常に大きく、100 万ドルを超える高価です。^{[引用が必要]}

対照的に、FPGAプロトタイプはFPGAを直接使用して、エンジニアがシステムのフル動作周波数またはそれに近い周波数で、現実世界の刺激を使用して検証およびテストできるようにします。Certus ^[20]などのツールは、FPGA RTLにプローブを挿入して信号を観察できるようにするために使用されます。これは、ロジックアナライザと同様の機能を使用して、複数のFPGA間のハードウェア、ファームウェア、およびソフトウェアの相互作用をデバッグするために使用されます。

並行して、ハードウェア要素がグループ化され、ロジック合成のプロセスに渡されます。このプロセスでは、動作周波数や予想される信号遅延などのパフォーマンス制約が適用されます。これにより、設計を物理回路とその相互接続として記述するネットリストと呼ばれる出力が生成されます。これらのネットリストは、コンポーネントを接続するグルー ロジックと組み合わされ、チップ上に印刷できる回路としての SoC の概略記述を生成します。このプロセスは配置配線と呼ばれ、 SoC が特定用途向け集積回路(ASIC) として製造される場合はテープアウトの前に行われます。

SoC は、電力使用量、ダイ上の面積、通信、モジュール ユニット間の局所性のための配置、およびその他の要素を最適化する必要があります。最適化は必然的に SoC の設計目標となります。最適化が不要であれば、エンジニアは、面積使用量、電力消費、システムのパフォーマンスを同程度に考慮せずに、マルチ チップ モジュールアーキテクチャを使用することになります。

SoC 設計の一般的な最適化ターゲットをそれぞれ説明とともに次に示します。一般に、これらの量を最適化することは難しい組み合わせ最適化問題である可能性があり、実際にかなり簡単にNP 困難になる可能性があります。したがって、洗練された最適化アルゴリズムが必要になることが多く、場合によっては近似アルゴリズムやヒューリスティックを使用するのが実用的になることがあります。さらに、ほとんどの SoC 設計には、同時に最適化する複数の変数が含まれているため、 SoC 設計ではパレート効率的なソリューションが求められます。多くの場合、これらの量の一部を最適化するという目標は直接矛盾しており、SoC の設計最適化がさらに複雑になり、システム設計にトレードオフが生じます。

トレードオフと要件分析のより広範な内容については、「要件エンジニアリング」を参照してください。

SoC は、SoC の機能を実行するために使用される電力を最小限に抑えるように最適化されています。ほとんどの SoC は低電力を使用する必要があります。SoC システムは、多くの場合、長いバッテリー寿命を必要とし (スマートフォンなど)、自律機能を維持する必要がある間、電源なしで数か月または数年間過ごす可能性があり、多くの場合、 1 つのエリアでネットワーク化されている組み込みSoCの数が多いために電力使用量が制限されます。さらに、エネルギー コストが高くなる場合があり、エネルギーを節約すると、SoC の総所有コストが削減されます。最後に、高エネルギー消費による廃熱が多すぎると、他の回路コンポーネントに損傷を与える可能性があるため、エネルギーを節約するもう 1 つの実用的な理由があります。回路で使用されるエネルギー量は、消費される電力の時間に対する積分であり、平均電力消費率は電流と電圧の積です。同様に、オームの法則により、電力は電流の 2 乗に抵抗を掛けたもの、または電圧の 2 乗を抵抗で割ったものになります。

$${\displaystyle P=IV={\frac {V^{2}}{R}}={I^{2}}{R}}$$SoCは、スマートフォン、GPSナビゲーションデバイス、デジタルウォッチ（スマートウォッチを含む）、ネットブックなどのポータブルデバイスによく組み込まれています。顧客はモバイルコンピューティングデバイスの長いバッテリー寿命を望んでおり、これがSoCの消費電力を最小限に抑える必要があるもう1つの理由です。これらのデバイスでは、ビデオゲーム、ビデオストリーミング、画像処理などのマルチメディアアプリケーションが実行されることが多く、これらすべての計算の複雑さは近年、ユーザーの要求と高品質のマルチメディアへの期待とともに増大しています。複数の標準を備えた高解像度の3Dビデオへの期待が高まるにつれて、計算の要求はますます厳しくなっています。そのため、マルチメディアタスクを実行するSoCは、標準的なモバイルバッテリーで動作できる低消費電力でありながら、計算能力の高いプラットフォームである必要があります。^{[12] : 3}

SoC は、ワットあたりのパフォーマンスにおける電力効率を最大化するように最適化されています。つまり、電力使用量の予算を与えられた場合に SoC のパフォーマンスを最大化します。エッジ コンピューティング、分散処理、アンビエント インテリジェンスなどの多くのアプリケーションでは、一定レベルの計算パフォーマンスが必要ですが、ほとんどの SoC 環境では電力が制限されています。

SoC 設計は、チップ上の廃熱 出力を最小限に抑えるように最適化されています。他の集積回路と同様に、高電力密度によって発生する熱は、コンポーネントのさらなる小型化のボトルネックとなっています。 ^{[21] : 1}高速集積回路、特にマイクロプロセッサや SoC の電力密度は非常に不均一になっています。廃熱が多すぎると回路が損傷し、時間の経過とともに回路の信頼性が低下する可能性があります。高温と熱ストレスは、時間の経過とともに SoC の信頼性、ストレスマイグレーション、平均故障間隔の短縮、エレクトロマイグレーション、ワイヤボンディング、メタスタビリティ、その他のパフォーマンス低下に悪影響を及ぼします。^{[21] : 2–9}

特に、ほとんどのSoCは小さな物理的面積または体積内に収められているため、廃熱がシステム外に拡散する余地がほとんどないため、廃熱の影響が増大します。現代のデバイスではトランジスタの数が多いため、十分なスループットと高いトランジスタ密度のレイアウトは製造プロセスから物理的に実現可能であることが多いですが、回路の体積内で許容できないほどの大量の熱が発生します。^{[21] : 1}

これらの熱効果により、SoCやその他のチップ設計者は保守的な設計マージンを適用せざるを得なくなり、壊滅的な故障のリスクを軽減するために性能の低いデバイスを作成することになります。長さスケールが小さくなるにつれてトランジスタ密度が増加するため、各プロセス世代は前世代よりも多くの熱出力を生成します。この問題をさらに悪化させるのは、SoCアーキテクチャが通常不均一であり、空間的に不均一な熱流束を生み出すことです。これは均一なパッ​​シブ冷却では効果的に緩和できません。^{[21] : 1}

SoC は計算と通信のスループットを最大化するように最適化されています。

SoC は、一部またはすべての機能のレイテンシを最小限に抑えるように最適化されています。これは、相互接続の遅延を最小限に抑え、モジュール、機能ユニット、メモリ間のデータ通信速度を最大化するために、要素を適切な近接性と局所性でレイアウトすることで実現できます。一般に、レイテンシを最小化するように最適化することは、ブール充足可能性問題と同等のNP 完全問題です。

プロセッサ コアで実行されるタスクの場合、タスクスケジューリングによってレイテンシとスループットを改善できます。ただし、一部のタスクはアプリケーション固有のハードウェア ユニットで実行されるため、タスク スケジューリングでは、タイミングとスループットの制約を満たすようにすべてのソフトウェア ベースのタスクを最適化するのに十分ではない場合があります。

システム オン チップは、標準的なハードウェア検証および検証手法を使用してモデル化されますが、上記の最適化ターゲットに関する複数の基準の決定分析に関してシステムを最適化するために、追加の手法を使用して SoC 設計の代替案をモデル化および最適化します。

タスク スケジューリングは、複数のプロセスまたはスレッドが1 つのプロセッサ コアを共有するコンピュータ システムでは重要なアクティビティです。SoC の § プロセッサ コアで実行される組み込みソフトウェアの § レイテンシを削減し、§ スループットを向上させることが重要です。SoC のすべての重要なコンピューティング アクティビティがオンチップ プロセッサで実行されるソフトウェアで実行されるわけではありませんが、スケジューリングによって、ソフトウェア ベースのタスクや共有リソースを伴うその他のタスクのパフォーマンスを大幅に向上させることができます。

SoC 上で実行されるソフトウェアは、多くの場合、ネットワーク スケジューリング アルゴリズムとランダム スケジューリングアルゴリズム に従ってタスクをスケジュールします。

ハードウェアとソフトウェアのタスクは、プロセッサ設計においてパイプライン化されることが多い。パイプライン化は、コンピュータアーキテクチャの高速化における重要な原則である。パイプライン化は、 GPU（グラフィックスパイプライン）やRISCプロセッサ（従来のRISCパイプラインの進化形）で頻繁に使用されるが、SoCのコンテキストでは、デジタル信号処理やマルチメディア操作などのアプリケーション固有のタスクにも適用されている。 ^[12]

SoC は、確率モデル、キューイング ネットワーク、マルコフ連鎖を通じて分析されることがよくあります。たとえば、リトルの法則により、SoC の状態と NoC バッファーを到着プロセスとしてモデル化し、ポアソン確率変数とポアソン過程を通じて分析できます。

SoC は、離散時間と連続時間の両方のマルコフ連鎖を使用してモデル化されることがよくあります。マルコフ連鎖モデリングにより、SoC の電力、熱、レイテンシ、その他の要因の定常分布の漸近分析が可能になり、一般的なケースに合わせて設計上の決定を最適化できます。

SoCチップは、通常、金属酸化膜半導体（MOS）技術を使用して製造されます。 ^[22]上記のネットリストは、設計者の意図をSoCの設計に変換するための物理設計（配置配線）フローの基礎として使用されます。この変換プロセス全体を通じて、設計は静的タイミングモデリング、シミュレーション、およびその他のツールを使用して分析され、周波​​数、電力消費と散逸、機能の整合性（レジスタ転送レベルコードで説明）、電気的整合性などの指定された動作パラメータを満たしていることを確認します。

既知のバグがすべて修正され、再検証され、すべての物理設計チェックが完了すると、チップの各層を記述した物理設計ファイルがファウンドリのマスク工場に送られ、そこでガラス リソグラフィ マスクのフルセットがエッチングされます。これらはウェーハ製造工場に送られ、パッケージングとテストの前に SoC ダイが作成されます。

SoC は、次のようないくつかのテクノロジーによって製造できます。

• フルカスタム ASIC
• 標準セルASIC
• フィールドプログラマブルゲートアレイ(FPGA)

ASICはFPGAよりも消費電力が少なく高速ですが、再プログラムできず、製造コストも高くなります。FPGA設計は少量生産に適していますが、十分な生産量に達するとASICは総所有コストを削減します。^[23]

SoC 設計は、置き換えるマルチチップ システムよりも消費電力が少なく、コストが低く、信頼性が高くなります。システム内のパッケージが少なくなるため、組み立てコストも削減されます。

ただし、ほとんどの超大規模集積回路(VLSI) 設計と同様に、歩留まり^[要説明]が低く、非反復的なエンジニアリングコストが高いため、同じ機能を複数の小さなチップに分散した場合よりも、1 つの大きなチップの総コスト^[要説明]が高くなります。

特定のアプリケーション向けにSoCを構築することが実現不可能な場合、代替手段として、1つのパッケージに多数のチップを収めたシステムインパッケージ（SiP）が挙げられます。大量生産する場合、パッケージが簡単なため、SoCの方がSiPよりもコスト効率が高くなります。^[24] SiPが好まれるもう1つの理由は、機能コンポーネントが近すぎるため、特定の目的に対してSoCでは廃熱が高くなりすぎる可能性があるのに対し、SiPでは機能モジュールが物理的に離れているため、異なる機能モジュールからの熱がよりよく放散されることです。

システム オン チップの例をいくつか示します。

• Apple Aシリーズ
• セルプロセッサ
• Adaptevaの Epiphany アーキテクチャ
• ザイリンクスZynq UltraScale
• クアルコム スナップドラゴン

SoCの研究開発では多くの選択肢を比較することがよくあります。COSMIC ^[25]などのベンチマークは、そのような評価を支援するために開発されています。

• チップレット
• システムオンチップサプライヤーのリスト
• シリコン後検証
• ARMアーキテクチャファミリー
• RISC-V
• シングルボードコンピュータ
• パッケージ内のシステム
• チップ上のネットワーク
• サイプレスPSoC
• 特定用途向け命令セットプロセッサ(ASIP)
• プラットフォームベースの設計
• ラボオンチップ
• バイオメディカル技術における臓器チップ
• マルチチップモジュール
• 並列コンピューティング
• ARM big.LITTLE共同アーキテクチャ
• ハードウェアアクセラレーション

• Badawy, Wael; Jullien, Graham A. 編 (2003)。リアルタイム アプリケーション向けシステム オン チップ。Kluwer 国際工学およびコンピュータ サイエンス シリーズ、SECS 711。ボストン: Kluwer Academic Publishers。ISBN 978-1-4020-7254-3. OCLC  50478525.465ページ。
• ファーバー、スティーブン B. (2000)。ARMシステムオンチップアーキテクチャ。ボストン: アディソンウェスレー。ISBN 0-201-67519-6。
• Kundu, Santanu; Chattopadhyay, Santanu (2014)。ネットワークオンチップ: 次世代のシステムオンチップ統合(第 1 版)。フロリダ州ボカラトン: CRC プレス。ISBN 978-1-4665-6527-2. OCLC  895661009.

• SOCC 年次IEEE国際 SoC カンファレンス
• Baya フリー SoC プラットフォーム アセンブリおよび IP 統合ツール
• 組み込みアプリケーション向けシステムオンチップ、オーバーン大学VLSIセミナー
• C++で定義されたFPGA用インスタントSoC SoC
• MPSoC – MPSoC に関する年次カンファレンス
• 年次シンポジウム