I 2 C

前述のリファレンスデザインは、クロック（SCL）線とデータ（SDA）線を備え、7ビットのアドレス指定が可能なバスです。このバスでは、ノードはコントローラ（マスター）またはターゲット（スレーブ）の2つの役割を担います。

• コントローラ（マスター）ノード：クロックを生成し、ターゲット（スレーブ）との通信を開始するノード。
• ターゲット（スレーブ）ノード：クロックを受信し、コントローラ（マスター）からアドレス指定されると応答するノード。

このバスはマルチコントローラバスであり、任意の数のコントローラノードが存在することが可能です。さらに、コントローラとターゲットの役割は、メッセージ間（STOPメッセージが送信された後）で変更される場合があります。

特定のバスデバイスには4つの動作モードが存在する可能性があるが、ほとんどのデバイスは単一の役割とその2つのモードのみを使用する。

• コントローラ（マスター）送信：コントローラノードがターゲット（スレーブ）にデータを送信しています。
• コントローラ（マスター）受信：コントローラノードはターゲット（スレーブ）からデータを受信して​​います。
• ターゲット（スレーブ）送信：ターゲットノードがコントローラ（マスター）にデータを送信しています。
• ターゲット（スレーブ）受信：ターゲットノードはコントローラ（マスター）からデータを受信して​​います。

^I2Cバスは、0と1のデータビットに加えて、メッセージ区切り文字として機能し、データビットとは区別される特別なSTART信号とSTOP信号を備えています。（これは、非同期シリアル通信で使用されるスタートビットとストップビットとは対照的です。非同期シリアル通信で使用されるスタートビットとストップビットは、タイミングによってのみデータビットと区別されます。）

コントローラは、最初にSTART信号を送信し、続いて通信したいターゲットの7ビットのアドレスを送信することでコントローラ送信モードに入ります。最後に、ターゲットに書き込む（0）か、ターゲットから読み取る（1）かを表す1ビットの信号が続きます。

バス上にターゲットが存在する場合、ターゲットはそのアドレスに対してACKビット（確認応答を示すアクティブロー）で応答します。コントローラは送信モードまたは受信モード（送信した読み書きビットに応じて）で処理を続行し、ターゲットはそれに対応するモード（受信モードまたは送信モード）で処理を続行します。

アドレスとデータバイトは、最上位ビットから順に送信されます。スタート条件は、SCLがハイの状態でSDAがハイからローに遷移することで示され、ストップ条件は、SCLがハイの状態でSDAがローからハイに遷移することで示されます。その他のSDAの遷移はすべて、SCLがローの状態で行われます。

コントローラがターゲットに書き込みを行う場合、コントローラは1バイトの信号を繰り返し送信し、ターゲットはACKビットを送信します。（この場合、コントローラはコントローラ送信モード、ターゲットはターゲット受信モードとなります。）

コントローラがターゲットから読み取りを行う場合、コントローラはターゲットから1バイトずつ繰り返し受信し、最後のバイトを除く各バイトの後にACKビットを送信します。（この場合、コントローラはコントローラ受信モード、ターゲットはターゲット送信モードとなります。）

I2Cトランザクションは複数のメッセージで構成される場合があります。コントローラは^、トランザクションの終了時にSTOP条件でメッセージを終了させるか、別のメッセージのためにバスの制御を維持するために別のSTART条件を送信する場合があります（複合フォーマットトランザクション）。

I ² C は、それぞれ START で始まり STOP で終わる基本的なトランザクションの種類を定義しています。

• コントローラ（マスター）がターゲット（スレーブ）にデータを書き込む単一のメッセージ。
• コントローラ（マスター）がターゲット（スレーブ）からデータを読み取る単一のメッセージ。
• コントローラ（マスター）が1つ以上のターゲット（スレーブ）に対して少なくとも2回の読み取りまたは書き込みを行う複合フォーマット。

複合トランザクションでは、各読み取りまたは書き込みはSTARTとターゲットアドレスで始まります。最初のSTART条件に続くSTART条件は、繰り返しSTARTビットとも呼ばれます。繰り返しSTARTの前にはSTOP条件は付きません。ターゲット側は、このSTOP条件によって次のメッセージが同じトランザクションの一部であることを認識します。

対象機器は、製品ドキュメントに記載されている特定のメッセージにのみ応答します。

純粋なI2C^システムは、任意のメッセージ構造をサポートします。SMBusは、単一のターゲットに関わる「ワードNの読み取り」や「ワードNの書き込み」など、9種類の構造に制限されています。PMBusは、グループプロトコルによってSMBusを拡張し、複数のSMBusトランザクションを1つの結合メッセージで送信できるようにします。終了時のSTOPは、グループ化されたアクションがいつ有効になるかを示します。たとえば、1つのPMBus操作で3つの電源装置（3つの異なるI2Cターゲットアドレスを使用）を再構成する場合^、それらの新しい構成は、STOPを受信した時点で同時に有効になります。

ごく一部の例外を除き、I ² C も SMBus も、メッセージ内のデータバイトの意味など、メッセージのセマンティクスを定義していません。メッセージのセマンティクスは、それ以外は製品固有のものです。例外としては、I ² Cの汎用呼び出しアドレス (0x00) または SMBusアラート応答アドレス宛てのメッセージ、および動的アドレス割り当てと管理のための SMBusアドレス解決プロトコル(ARP) に関わるメッセージなどが挙げられます。

実際には、ほとんどのターゲットは要求応答制御モデルを採用しており、書き込みコマンドに続く1バイト以上のバイトがコマンドまたはアドレスとして扱われます。これらのバイトによって、後続の書き込みバイトの処理方法や、後続の読み取りに対するターゲットの応答方法が決まります。ほとんどのSMBus操作は、1バイトのコマンドで行われます。

具体的な例として、アドレスハイとアドレスローと呼ばれる2バイトの要求バイトを使用する24C32タイプのEEPROMが挙げられます。（したがって、これらのEEPROMは、シングルバイトのコマンドまたはアドレスのみをサポートする純粋なSMBusホストでは使用できません。）これらのバイトは、32kビット（または4kB）のEEPROMアドレス空間内のバイトをアドレス指定するために使用されます。同じ2バイトのアドレス指定は、512kビット（または64kB）を格納する24C512のようなより大きなEEPROMでも使用されます。これらのEEPROMへのデータの書き込みと読み出しには、単純なプロトコルが使用されます。アドレスが書き込まれ、メッセージの終わりまでデータが転送されます。データバイトの前にカウントがなく、一度に32バイトを超えるデータが転送される可能性があるため、プロトコルのデータ転送部分はSMBusで問題を引き起こす可能性があります。2 kbitの24C02のような32 kbitより小さいI ² C EEPROMは、この問題を克服するために、非効率的なシングルバイトデータ転送を使用してSMBus上でよく使用されます。      

EEPROMには単一のメッセージが書き込まれます。STARTの後、コントローラは方向ビットをクリアしたチップのバスアドレス（書き込み）を送信し、次にEEPROM内のデータの2バイトのアドレスを送信し、そのアドレスから書き込むデータバイトを送信した後、STOPを送信します。複数のバイトを書き込む場合、すべてのバイトは同じ32バイトのページ内に収まっている必要があります。EEPROMはこれらのバイトをメモリに保存している間、それ以降のI2C要求には応答しません^。（これはSMBusとのもう一つの非互換性です。SMBusデバイスは常にバスアドレスに応答する必要があります。）

EEPROM内の特定のアドレスから読み出すには、複合メッセージを使用します。STARTの後、コントローラはまず方向ビットをクリアした状態でそのチップのバスアドレスを書き込み（書き込み）、次にEEPROMデータアドレスの2バイトを書き込みます。その後、（繰り返し）STARTと方向ビットをセットした状態でEEPROMのバスアドレスを送信します（読み出し）。EEPROMは、指定されたEEPROMデータアドレスから始まるデータバイトで応答します。これは、書き込みと読み出しを組み合わせた複合メッセージです。コントローラは、最後のバイトを除く各読み出しバイトの後にACKを発行し、その後STOPを発行します。EEPROMは、転送された各データバイトの後にアドレスをインクリメントします。マルチバイト読み出しでは、1つの複合メッセージを使用してEEPROMの内容全体を取得できます。

物理層では、SCL 線と SDA 線はどちらもオープンドレイン( MOSFET ) またはオープンコレクタ( BJT ) バス設計であるため、各線にプルアップ抵抗が必要です。論理 0 は、線をグランドにプルダウンすることで出力され、論理 1 は、線をフローティング (出力高インピーダンス) にしてプルアップ抵抗でハイにプルアップすることで出力されます。線がアクティブにハイに駆動されることはありません。この配線により、信号競合による短絡を起こすことなく、複数のノードをバスに接続できます。高速システム (およびその他のシステム) では、バス容量を大きくして立ち上がり時間を短縮するために、抵抗の代わりに電流源を使用して SCL のみ、または SCL と SDA の両方をプルアップする場合があります。

このことの重要な結果として、複数のノードが同時に回線を駆動する可能性がある。いずれかのノードが回線をローに駆動している場合、そのノードはローになる。論理値1を送信しようとしているノード（つまり、回線をハイにフローティングさせているノード）はこれを検知し、同時に別のノードがアクティブになっていると判断する可能性がある。

SCLで使用される場合、これはクロックストレッチングと呼ばれ、ターゲットに対するフロー制御メカニズムです。SDAで使用される場合、これはアービトレーションと呼ばれ、一度に1つの送信機のみが存在することを保証します。

アイドル状態では、両方のラインがハイです。トランザクションを開始するには、SDAをローにプルダウンし、SCLはハイのままにします。SDAを解放して再びハイにフローティングさせることでストップマーカーを送信することは違法です^{[ 3 ] : 14 （ただし、このような}無効なメッセージは通常無害です）。そのため、次のステップはSCLをローにプルダウンすることです。

スタート信号とストップ信号を除き、SDAラインはクロックがローレベルの間だけ変化します。データビットを送信するには、クロックラインをハイレベルにパルス出力し、データラインを所望のレベルに維持する必要があります。

SCLがローレベルの間、送信機（最初はコントローラ）はSDAを目的の値に設定し、（値が伝搬するまでのわずかな遅延の後）SCLをハイレベルにフローティングさせます。その後、コントローラはSCLが実際にハイレベルになるまで待ちます。この待ち時間は、SCL信号の有限な立ち上がり時間（プルアップ抵抗のRC時定数とバスの寄生容量）によって遅延し、さらにターゲットのクロックストレッチによって遅延する可能性もあります。

SCLがハイレベルになると、コントローラは受信側がビットを認識したことを確認するために最小時間（ 標準速度のI2Cでは4μs ^）待機し、その後SCLをローレベルに戻します。これで1ビットの送信が完了します。

片方向で8ビットのデータを送信するごとに、反対方向に確認応答ビットが送信されます。送信側と受信側は1ビットの間役割を交代し、元の受信側は1ビットの0（ACK）を返信します。送信側が代わりに1ビット（NACK）を受信した場合、次のことが分かります。

• （コントローラがターゲットに送信している場合）ターゲットがデータを受信できません。そのようなターゲットが存在しない、コマンドが理解できない、またはこれ以上データを受信できない可能性があります。
• （ターゲットがコントローラに送信する場合）コントローラはこのデータバイトの後に転送を停止することを希望します。

確認応答ビットの実行中のみSDAラインの方向が変わり、SCLは常にコントローラによって制御されます。

承認ビットの後、クロックラインはローレベルになり、コントローラは次の3つのうちいずれかを実行する可能性があります。

• 別のデータバイトの転送を開始するには、送信機がSDAを設定し、コントローラがSCLをハイレベルにパルスします。
• 停止信号を送信する：SDAをローに設定し、SCLをハイにしてから、SDAをハイにします。これにより、I2Cバスが解放され^ます。
• リピートスタートを送信する：SDAをハイに設定し、SCLをハイにしてから、再びSDAをローにプルダウンします。これにより、バスを解放せずに新しいI2Cバスメッセージ^{が開始されます。}

^I2C通信にはいくつかの動作モードがあります。いずれも互換性があり、100kbit/sの標準モードは常に使用できますが、異なる機能を持つデバイスを同じバス上で組み合わせると、次のような問題が発生する可能性があります。

• 高速モードは高い互換性を持ち、いくつかのタイミングパラメータを厳密に調整することで400kbit/sの速度を実現します。高速モードは^I2C対応デバイスで広くサポートされているため、バス容量とプルアップ強度が許容範囲内であればコントローラは高速モードを使用できます。
• 高速モードプラスは、より強力な（20mA）ドライバとプルアップ抵抗を使用することで、立ち上がり時間と立ち下がり時間を短縮し、最大1Mbit/sの速度を実現します。標準モードおよび高速モードのデバイス（3mAのプルダウン機能を持つ）との互換性は、通信時にプルアップ抵抗の強度を下げる方法があれば実現可能です。  
• 高速モード（3.4 Mbit/s ）は、同じバス上の通常の^I2Cデバイスと互換性がありますが、コントローラがクロックラインにアクティブなプルアップ抵抗を備えている必要があり、これは高速転送中に有効になります。最初のデータビットは、通常のオープンドレインの立ち上がりクロックエッジで転送され、このエッジは引き伸ばされる場合があります。残りの7つのデータビットとACKについては、コントローラが適切なタイミングでクロックをハイに駆動し、ターゲット側でクロックを引き伸ばすことはできません。すべての高速転送は、高速または標準速度の1バイトのコントローラコードによって開始されます。このコードには次の3つの目的があります。
  1. これは、高速ターゲットデバイスに高速タイミングルールに変更するように指示します。
  2. これにより、高速または通常速度のデバイスが転送に参加しようとしないことが保証され（アドレスが一致しないため）、
  3. コントローラーを識別するため（コントローラーコードは8種類あり、各コントローラーは異なるコードを使用する必要がある）、転送の高速部分が始まる前に仲裁が完了することが保証され、そのため高速部分ではその機能を考慮する必要がなくなる。
• 超高速モードは基本的に書き込み専用のI2Cサブセットであり^{、既存のI2C}インターフェースハードウェア設計に簡単にサポートを追加できるという点を除けば、他のモードとは互換性がありません。コントローラは1つしか許可されておらず、 5 Mbit/sの転送速度を実現するために常にデータラインをアクティブに駆動します。クロックストレッチ、アービトレーション、読み出し転送、および確認応答はすべて省略されます。これは主に、伝送エラーが発生しても短時間の視覚的な不具合しか生じないアニメーションLEDディスプレイを対象としています。他の^I2Cバスモードとの類似点は以下のとおりです。
  • 開始条件と停止条件は転送を区切るために使用されます。
  • I ^{2 C アドレス指定により、} SPI バススタイルのターゲット選択信号なしで複数のターゲットデバイスがバスを共有でき、
  • 送信されるバイトごとに9番目のクロックパルスが送信され、未使用の確認応答ビットの位置を示す。

一部のベンダーは、最大1.4 Mbit/sの速度を実現する、いわゆる非標準のターボモードを提供しています。

すべてのモードで、クロック周波数はコントローラによって制御され、通常よりも長いバスはアンダークロックによって公称速度よりも遅い速度で動作させることができます。

I ^{2 C は、} ArduinoやRaspberry Piなどのプロトタイプシステムに周辺回路を接続するためによく使われています。I ² C には標準化されたコネクタはありませんが、ボード設計者は I ² C 相互接続用のさまざまな配線方式を作成しています。0.1 インチ ヘッダーを逆向きに差し込むことによる損傷を最小限に抑えるため、一部の開発者は、次の配線方式の信号と電源の接続を交互に使用することを提案しています。(GND、SCL、VCC、SDA) または (VCC、SDA、GND、SCL)。^{[ 8 ]}

ほとんどのアプリケーションは、I ² C を本来の設計どおりに使用しています。つまり、周辺 IC を同じプリント基板上のプロセッサに直接配線し、コネクタなしで1 フィート (30 cm)未満の比較的短い距離で通信します。しかし、差動ドライバを使用すると、I ^{2 C の別のバージョンは}CAT5またはその他のケーブルを介して最大 20 メートル (場合によっては 100 メートル以上) まで通信できます。^{[ 9 ] [ 10 ]} 

Several standard connectors carry I²C signals. For example, the UEXT, the 10-pin iPack,^[11] and the 6P6CLego Mindstorms NXT connectors carry I²C.^{[12][13][14][15]} Every HDMI and most DVI and VGA connectors carry DDC2 data over I²C. Additionally, 8P8C connectors and a CAT5 cable normally used for the Ethernet physical layer can sometimes be used to carry differential-encoded^[16] or boosted single-ended I²C signals.^[17]

When there are many I²C devices in a system, there can be a need to include bus buffers or multiplexers to split large bus segments into smaller ones. This can be necessary to keep the capacitance of a bus segment below the allowable value or to allow multiple devices with the same address to be separated by a multiplexer. Many types of multiplexers and buffers exist and all must take into account the fact that I²C lines are specified to be bidirectional. Multiplexers can be implemented with analog switches, which can tie one segment to another. Analog switches maintain the bidirectional nature of the lines but do not isolate the capacitance of one segment from another or provide buffering capability.

Buffers can be used to isolate capacitance on one segment from another and/or allow I²C to be sent over longer cables or traces. Buffers for bi-directional lines such as I²C must use one of several schemes for preventing latch-up. I²C is open-drain, so buffers must drive a low on one side when they see a low on the other. One method for preventing latch-up is for a buffer to have carefully selected input and output levels such that the output level of its driver is higher than its input threshold, preventing it from triggering itself. For example, a buffer may have an input threshold of 0.4 V for detecting a low, but an output low level of 0.5 V. This method requires that all other devices on the bus have thresholds which are compatible and often means that multiple buffers implementing this scheme cannot be put in series with one another.

あるいは、電流増幅器を実装したり、状態（つまり、どちらの側がバスをローに駆動したか）を追跡してラッチアップを防ぐ他のタイプのバッファも存在する。状態方式では、通常、片方の側がバスをローに駆動し、次に他方の側がローに駆動し、その後最初の側が解放されるというハンドオフ中に意図しないパルスが発生する（これはI2Cの応答でよく見られる^）。

コントローラが1つしかない場合、複数のI2Cバスが同じSCLラインを共有することが可能です^。 [ ^{18 ] [ 19 ]各}バス上のパケットは、1つずつ順番に送信されるか、同時に送信されます。これは、各バス上の通信を、高SCLの短い期間と低SCLの短い期間を交互に繰り返すように分割できるためです。また、1つのバスが1つの状態をより長く維持する必要がある場合は、クロックを延長することができます。

利点としては、同じアドレスを持つターゲットデバイスを同時に使用できること、複数のデータラインを同時に使用することで接続数を節約したり、スループットを向上させたりできることが挙げられます。

^{これらの表は、 I2C}メッセージ中に発生する可能性のあるさまざまな原子状態とビット操作を示しています。

8つのアドレスからなる2つのグループが、特別な行事のために予約されています。

• 発信元:0000 000宛先:0000 111
• 発信元:1111 000宛先:1111 111

さらに、残りの112個のアドレスは特定の種類のデバイスに割り当てられており、その一部は関連規格や一般的な使用法によってさらに予約されている。

SMBusはいくつかの追加アドレスを予約しています。具体的には、0001 000はSMBusホスト用に予約されており、コントローラ対応デバイスが使用できます。0001 100は、帯域外割り込み後にホストによってポーリングされるSMBusアラート応答アドレスであり、 は、1100 001動的アドレス割り当てが可能なデバイスが最初に使用するデフォルトアドレスです。

MSBは1111デバイスIDと10ビットターゲット（スレーブ）アドレス指定用に予約されていますが、ポインティングデバイスなどのVESA DDCディスプレイ依存デバイスでも使用されています。^{[ 23 ]}

I2Cトランザクションは^、 1つ以上のメッセージで構成されます。各メッセージは開始シンボルで始まり、トランザクションは停止シンボルで終わります。最初の開始シンボル以降に続く、メッセージを開始するがトランザクションを開始しない開始シンボルは、繰り返し開始シンボルと呼ばれます。

各メッセージは読み取りまたは書き込みのいずれかです。単一のメッセージで構成されるトランザクションは、読み取りトランザクションまたは書き込みトランザクションと呼ばれます。複数のメッセージで構成されるトランザクションは、複合トランザクションと呼ばれます。複合トランザクションの最も一般的な形式は、デバイス内アドレス情報を提供する書き込みメッセージに続いて読み取りメッセージが送信される形式です。

多くのI²C^デバイスは、結合されたトランザクションと、同じメッセージを個別のトランザクションとして送信した場合を区別しませんが、すべてがそうではありません。デバイスIDプロトコルでは単一のトランザクションが必須であり、ターゲットは停止シンボルを検出すると応答を禁じられます。ターゲットが異常な応答を示すような構成、キャリブレーション、または自己テストモードも、トランザクションの終了時に自動的に終了されることがよくあります。

1. データ転送は、SDAがローにプルダウンされ、SCLがハイのままになることで示される開始条件（S）によって開始されます。
2. SCLはローレベルにプルダウンされ、SDAはSCLをローレベルに保ったまま（ブルーバー表示中）、最初のデータビットレベルを設定します。
3. データは、最初のビット（B1）のSCLが上昇したときにサンプリング（受信）されます。ビットが有効であるためには、SDAはSCLの立ち上がりエッジから次の立ち下がりエッジまでの間（緑色のバーが表示されている時間全体）変化してはなりません。
4. このプロセスが繰り返され、SCLが低い間はSDAが遷移し、SCLが高い間はデータが読み取られます（B2からBn）。
5. 最後のビットの後にクロックパルスが続き、その間にSDAはストップビットに備えてローレベルにプルダウンされる。
6. SCLが上昇し、続いてSDAが上昇すると、停止条件（P）が通知されます。

誤ったマーカー検出を避けるため、SCLの立ち下がりエッジとSDAの変化の間、およびSDAの変化とSCLの立ち上がりエッジの間には、最小遅延時間が設けられています。この最小遅延時間は、使用するデータ転送速度によって異なります。なお、nビットのデータ（確認応答を含む）を含む^I2Cメッセージは、n +1個のクロックパルスから構成されます。

I²C^はバスドライバソフトウェアの設計に適しています。接続されたデバイス用のソフトウェアは、実際の低レベルI²Cハードウェアを処理するバスドライバを呼び出すように記述されます^。これにより、接続されたデバイス用のドライバコードを、ビットバンギング設計を含む他のハードウェアに容易に移植できます。

Linux、Mac 、 WindowsなどのホストコンピュータにI2Cコントローラまたはターゲットを接続^{するためのI2C}ホストアダプタハードウェアソリューションは数多く存在します。ほとんどのオプションはUSB -I2C^{アダプタです。これらのすべてが独自のドライバや}APIを必要とするわけではありません。

I2Cプロトコルアナライザは^、I2Cバスをサンプリングし、電気信号をデコードすることで、バス上で伝送されているデータのより高レベルなビューを提供するツールです。

^I2Cバスの開発やトラブルシューティングを行う際、ハードウェア信号の解析は非常に重要です。ロジックアナライザは、信号の収集、解析、デコード、保存を行うツールであり、高速波形をじっくりと確認できます。ロジックアナライザは、各信号レベルの変化のタイムスタンプを表示するため、プロトコルの問題を特定するのに役立ちます。ほとんどのロジックアナライザは、バス信号を高レベルのプロトコルデータにデコードし、ASCIIデータを表示する機能を備えています。