ハードウェア検証言語

ハードウェア検証言語( HVL ) は、ハードウェア記述言語で記述された電子回路の設計を検証するために使用されるプログラミング言語です。HVL には通常、C++やJavaなどの高水準プログラミング言語の機能と、HDLに見られるような簡単なビットレベルの操作機能が含まれています。多くの HVL は、制約付きランダム刺激生成と、複雑なハードウェア検証を支援する機能カバレッジ構造を提供します。

最も一般的に使用される HVL は、SystemVerilog、OpenVera、e、SystemCです。SystemVerilogは、 HDL と HVL の構造を 1 つの標準に統合しようとします。

参照

e ^[1]
システムC ^[2]
システムベリログ^[3]
プロパティ仕様言語^[4]
Pythonとcocotb ^[5]
ScalaとChiselTest ^[6]

参考文献

^ Iman, Sasan; Joshi, Sunita (2007 年 5 月 8 日)。eハードウェア検証言語 (情報技術: 伝送、処理、およびストレージ)。Springer。ISBN 978-1402080234。{{cite book}}: CS1 メンテナンス: 日付と年 (リンク)
^ "systemc.org". systemc.org . 2024年9月10日閲覧。
^ IEEE (2018 年 2 月 22 日)。1800-2017 - SystemVerilog の IEEE 標準 - 統合ハードウェア設計、仕様、検証言語。doi : 10.1109 / IEEESTD.2018.8299595。ISBN 978-1-5044-4509-2。
^ IEEE (2005). 1850-2005 –IEEEプロパティ仕様言語（PSL）標準。doi : 10.1109 /IEEESTD.2005.97780. ISBN 0-7381-4780-X。
^ “cocotb”. cocotb . 2024年9月10日閲覧。
^ "chiseltest"。

[1] Iman, Sasan; Joshi, Sunita (2007 年 5 月 8 日)。eハードウェア検証言語 (情報技術: 伝送、処理、およびストレージ)。Springer。ISBN 978-1402080234。{{cite book}}: CS1 メンテナンス: 日付と年 (リンク)

[2] "systemc.org". systemc.org . 2024年9月10日閲覧。

[3] IEEE (2018 年 2 月 22 日)。1800-2017 - SystemVerilog の IEEE 標準 - 統合ハードウェア設計、仕様、検証言語。doi : 10.1109 / IEEESTD.2018.8299595。ISBN 978-1-5044-4509-2。

[4] IEEE (2005). 1850-2005 –IEEEプロパティ仕様言語（PSL）標準。doi : 10.1109 /IEEESTD.2005.97780. ISBN 0-7381-4780-X。

[5] “cocotb”. cocotb . 2024年9月10日閲覧。

[6] "chiseltest"。