位相同期ループ

位相同期ループ（PLL）は、入力信号の位相に対して位相が固定された出力信号を生成する制御システムです。入力と出力の位相を同期させることで、入力周波数と出力周波数の間に一定の関係が保たれます。分周器を組み込むことで、PLLは入力周波数の倍数となる安定した周波数を生成できます。

これらの特性は、クロック同期、復調、周波数合成、クロック乗算器、およびノイズの多い通信チャネルからの信号回復に使用されます。1969年以来、単一の集積回路で完全なPLL構成要素を提供できるようになり、現在では数ヘルツから数ギガヘルツまでの出力周波数を実現しています。そのため、PLLは無線、電気通信、コンピュータ（例えば、マイクロプロセッサで正確なタイミングのクロック信号を分配するため）、グリッドタイインバータ（太陽光発電やバッテリーなどの直流再生可能エネルギー源や蓄電要素を電力網に統合するために使用される電子電力変換器）、およびその他の電子機器に広く使用されています。

簡単な例

シンプルなアナログPLLは、可変周波数発振器と位相検出器がフィードバックループで構成された電子回路です（図1）。発振器は、印加電圧に比例した周波数の周期信号V _oを生成するため、電圧制御発振器（VCO）と呼ばれます。位相検出器は、VCOの出力信号の位相を周期的な入力基準信号V _iの位相と比較し、発振器の周波数を調整してV _oの位相をV _iの位相に一致させるための電圧（フィルタで安定化）を出力します。

時計のたとえ

位相は時間に比例する可能性がある^{[ a ]}ので、位相差は時間差に対応する可能性がある。

放置しておくと、異なる時計はそれぞれわずかに異なる速度で時を刻みます。例えば、機械式時計は、基準となる原子時計（ NIST-F2など）と比べて、1時間に数秒進んだり遅れたりすることがあります。この時間の差は、時間が経つにつれて大きくなります。そこで、所有者は、基準時計に位相を合わせて同期させることで、機械式時計を（精度は様々ですが）同期させることができます。非効率的な同期方法としては、所有者が毎週、より精度の高い基準時計の時刻に合わせて時計をリセットするという方法があります。しかし、そのまま放置しておくと、時計は基準時計から1時間に数秒ずつずれていきます。

より効率的な同期方法（図1の単純なPLLに類似）は、一部のクロックに搭載されている高速/低速タイミング調整制御（VCOの周波数調整に類似）を利用します。位相比較器と同様に、所有者はクロックのずれに気づき、タイミング調整をわずかに比例して回すことで、クロックの周波数を少し遅く（クロックが速すぎる場合）、または速く（クロックが遅すぎる場合）することができます。過剰補正を行わなければ、クロックの精度は以前よりも向上します。このような調整を毎週繰り返すことで、クロックの秒の概念は基準クロックと十分に一致するようになり、周波数と位相の両方でロックされた状態になります。

位相同期ループの初期の電気機械式バージョンは、1921年にショート・シンクロノーム時計で使用された。

歴史

弱く結合した振り子時計の自発的な同期は、1673年にはすでにオランダの物理学者クリスティアーン・ホイヘンスによって指摘されていた。 ^{[ 1 ]} 19世紀初頭頃、レイリー卿は弱く結合したオルガンパイプと音叉の同期を観察した。^{[ 2 ]} 1919年、WH エクルズとJH ヴィンセントは、わずかに異なる周波数で振動するように調整された2つの電子発振器が共振回路に結合されると、すぐに同じ周波数で振動することを発見した。^{[ 3 ]}電子発振器の自動同期は、1923年にエドワード・ビクター・アップルトンによって記述された。^{[ 4 ]}

1923年、ハリー・ナイキストは発振器としてモータージェネレーターを用いたPLLの特許を取得した。^{[ 5 ]}

1925年、ブリストル大学初の電気工学教授であるデイビッド・ロバートソンは、新設されたウィルズ記念館の鐘「グレート・ジョージ」の打鐘を制御するために、時計の設計に位相同期（PLL）を導入した。ロバートソンの時計は、振り子の振動速度を変化させることができる電気機械装置を組み込んでおり、毎朝午前10時（グリニッジ標準時）にグリニッジ天文台から送られてくる電信パルスと振り子の位相を比較する回路から補正信号を生成していた。現代の電子式PLLのあらゆる要素に相当するものを備えていたロバートソンのシステムは、位相検出器が1970年代まで見られなかった位相／周波数検出器用のトランジスタ回路をリレー論理で実装していた点で、当時としては非常に先進的だった。

ロバートソンの研究は、後に位相同期ループと呼ばれるようになるものの研究に先立つもので、1932年にイギリスの研究者たちがエドウィン・アームストロングのスーパーヘテロダイン受信機の代替としてホモダイン受信機または直接変換受信機を開発した。ホモダインまたはシンクロダインシステムでは、局部発振器を目的の入力周波数に同調させ、入力信号と乗算した。結果として得られる出力信号には、元の変調情報が含まれていた。その目的は、スーパーヘテロダイン受信機よりも同調回路が少ない代替受信回路を開発することであった。局部発振器の周波数は急速にドリフトするため、発振器に自動補正信号を適用して、目的の信号と同じ位相と周波数に維持した。この技術は、1932年にアンリ・ド・ベレシズがフランスの雑誌『L'Onde Électrique 』に発表した論文で説明されている。^[⁶^]^[⁷^]^[⁸^]

少なくとも1930年代後半以降のアナログテレビ受信機では、位相同期ループ水平および垂直掃引回路が放送信号の同期パルスに同期している。^{[ 9 ]}

1969年、Signetics社はバイポーラトランジスタを使用したNE565などの低コストのモノリシック集積回路シリーズを発表しました。これはチップ上に完全な位相同期ループシステムを備えており^[¹⁰^]、この技術の応用が拡大しました。数年後、RCA社は CMOSを使用した CD4046マイクロパワー位相同期ループを発表しました。これも人気の集積回路構成要素となりました。

構造と機能

位相同期ループ機構は、アナログ回路またはデジタル回路のいずれでも実装できる。どちらの実装方法も、基本的な構造は同じである。

アナログPLL回路は、以下の4つの基本要素から構成されます。

バリエーション

PLLにはいくつかのバリエーションがあります。使用される用語には、「アナログ位相同期ループ」（APLL）（線形位相同期ループ（LPLL）とも呼ばれる）、「デジタル位相同期ループ」（DPLL）、「オールデジタル位相同期ループ」（ADPLL）、および「ソフトウェア位相同期ループ」（SPLL）などがあります。^{[ 11 ]}

アナログまたはリニアPLL（APLL）: 位相検出器はアナログ乗算器です。ループフィルタはアクティブまたはパッシブです。電圧制御発振器（VCO）を使用します。ループフィルタの伝達関数が原点にちょうど1つの極を持つ場合、APLLはタイプIIであると言われます（タイプII APLLのプルイン範囲に関するイーガンの予想も参照）。
デジタルPLL（DPLL）: デジタル位相検出器（ XOR、エッジトリガJKフリップフロップ、位相周波数検出器など）を備えたアナログPLL 。ループ内にデジタル分周器が含まれる場合もある。
全デジタルPLL（ADPLL）: 位相検出器、フィルタ、発振器はデジタル回路です。数値制御発振器（NCO）を使用しています。
神経細胞性PLL（NPLL）: 位相検出器はニューロンの非線形性によって実現され、発振器はレート制御された発振ニューロンによって実現される。^{[ 12 ]}
ソフトウェアPLL（SPLL）: 機能ブロックは、専用ハードウェアではなくソフトウェアによって実装される。
チャージポンプPLL（CP-PLL）: CP-PLLは、位相周波数検出器と方形波信号を用いた位相同期ループの改良版である。CP -PLLに関するガードナーの予想も参照のこと。

性能パラメータ

種類と順序。
周波数範囲：ホールドイン範囲（トラッキング範囲）、プルイン範囲（キャプチャ範囲、取得範囲）、ロックイン範囲。^{[ 13 ]}ロックイン範囲に関するガードナーの問題、タイプ II APLL のプルイン範囲に関するイーガンの予想、PLL 範囲の一致に関するビタビの問題も参照。
ループ帯域幅：制御ループの速度を定義します。
過渡応答：オーバーシュートや整定時間などが一定の精度（例えば50ppm）で再現される。
定常状態誤差：残留位相誤差やタイミング誤差など。
出力スペクトルの純度：特定のVCOチューニング電圧リップルから生成されるサイドバンドのようなもの。
位相ノイズ：特定の周波数帯域（例えば、搬送波から10kHzオフセットした周波数帯域）におけるノイズエネルギーによって定義されます。VCOの位相ノイズ、PLLの帯域幅などに大きく依存します。
一般パラメータ：消費電力、供給電圧範囲、出力振幅など。

アプリケーション

位相同期ループは、同期目的で広く使用されています。宇宙通信では、コヒーレント復調と閾値拡張、ビット同期、シンボル同期などに使用されています。位相同期ループは、周波数変調信号の復調にも使用できます。無線送信機では、PLLは基準周波数と同じ安定性を持つ、基準周波数の倍数である新しい周波数を合成するために使用されます。^[¹⁴^]

その他の用途としては、以下のようなものがあります。

周波数変調（FM）の復調：PLLがFM信号にロックされている場合、VCOは入力信号の瞬時周波数を追跡します。VCOを制御し、入力信号とのロックを維持するフィルタリングされた誤差電圧が、復調されたFM出力となります。VCOの伝達特性によって、復調出力の線形性が決まります。集積回路PLLで使用されるVCOは線形性が非常に高いため、高線形なFM復調器を実現することが可能です。
周波数偏移変調（FSK）の復調：デジタルデータ通信およびコンピュータ周辺機器では、バイナリデータは、あらかじめ設定された2つの周波数間でシフトされた搬送波周波数によって送信されます。
ノイズに埋もれてしまうような微弱な信号を復元する（基準周波数を追跡するロックインアンプを使用）
ディスクドライブなどのデータストリームからクロックタイミング情報を復元する
マイクロプロセッサ内のクロック乗算器は、内部プロセッサ要素が外部接続よりも高速に動作することを可能にしながら、正確なタイミング関係を維持する。
通信および遠隔制御用のモデムやその他のトーン信号の復調。
ビデオ信号のDSP処理。位相同期ループ（PLL）も使用され、入力アナログビデオ信号の位相と周波数を同期させてサンプリングおよびデジタル処理できるようにします。
原子間力顕微鏡を周波数変調モードで使用し、探針と表面の相互作用によるカンチレバーの共振周波数の変化を検出する。
DCモーター駆動

時計の復旧

データストリームの中には、特に高速シリアルデータストリーム（ディスクドライブの磁気ヘッドからの生データストリームなど）のように、クロック信号を伴わずに送信されるものがあります。受信側では、おおよその周波数基準からクロック信号を生成し、PLLを使用してデータストリームの信号エッジに位相を合わせます。このプロセスはクロックリカバリと呼ばれます。この方式が機能するためには、データストリームにPLL発振器のドリフトを補正するのに十分な頻度でエッジが存在する必要があります。そのため、エッジ間の最大時間に厳密な上限を持つラインコード（例えば 8b/10bエンコーディング）が、データのエンコードに一般的に使用されます。

デスクウイング

クロックがデータと並列に送信される場合、そのクロックを使用してデータをサンプリングできます。クロックは、データをサンプリングするフリップフロップを駆動する前に受信および増幅される必要があるため、検出されたクロックエッジと受信データウィンドウの間には、有限で、プロセス、温度、および電圧に依存する遅延が発生します。この遅延により、データを送信できる周波数が制限されます。この遅延を解消する1つの方法は、受信側にデスクウPLLを含めることで、各データフリップフロップのクロックが受信クロックと位相整合するようにすることです。この種のアプリケーションでは、遅延ロックループ（DLL）と呼ばれる特殊なPLLがよく使用されます。^{[ 15 ]}

クロック生成

多くの電子システムには、水晶発振器の実用的な周波数をはるかに超える、数百メガヘルツからギガヘルツの周波数で動作する様々な種類のプロセッサが搭載されています。通常、これらのプロセッサに供給されるクロックは、クロックジェネレータPLLによって生成されます。PLLは、低周波数の基準クロック（通常50MHzまたは100MHz ）をプロセッサの動作周波数まで逓倍します。動作周波数が数ギガヘルツで、基準水晶発振器の周波数がわずか数十メガヘルツまたは数百メガヘルツの場合、逓倍係数は非常に大きくなる可能性があります。

スペクトラム拡散

すべての電子システムは、不要な無線周波数エネルギーを放出します。米国ではFCCなどの各種規制機関が、放出されるエネルギーとそれによって引き起こされる干渉に制限を設けています。放出されるノイズは一般的に、鋭いスペクトルピーク（通常はデバイスの動作周波数とそのいくつかの高調波）に現れます。システム設計者は、スペクトラム拡散PLLを使用して、エネルギーをより広いスペクトル領域に分散させることで、高Q受信機との干渉を低減できます。例えば、数百メガヘルツで動作するデバイスの動作周波数をわずかに（約1%）上下させることで、干渉を数メガヘルツのスペクトルに均等に分散させることができ、帯域幅が数十キロヘルツのFMラジオ放送チャンネルで発生するノイズを大幅に低減できます。

クロック分配

通常、基準クロックはチップに入力され、PLLを駆動し、PLLはシステムのクロック分配を駆動します。クロック分配は通常、すべてのエンドポイントにクロックが同時に到達するようにバランスが取られています。これらのエンドポイントの1つがPLLのフィードバック入力です。PLLの機能は、分配クロックを入力基準クロックと比較し、基準クロックとフィードバッククロックの位相と周波数が一致するまで、出力の位相と周波数を変化させることです。

PLLは至るところで使われており、数フィートにも及ぶシステム全体のクロック調整から、個々のチップの小さな部分のクロック調整まで幅広く利用されています。基準クロックは、必ずしも純粋なクロックではなく、PLLがそこから規則的なクロックを復元できるだけの遷移数を持つデータストリームである場合もあります。基準クロックの周波数が、クロック分配回路を通して駆動されるクロックの周波数と同じ場合もあれば、分配クロックの周波数が基準クロックの有理数倍である場合もあります。

AM検出

PLLは、振幅変調（AM）信号を同期復調するために使用できます。PLLは、入力AM信号の搬送波の位相と周波数を復元します。VCOで復元された位相は搬送波の位相と90°異なるため、位相を合わせて一致させ、乗算器に入力します。乗算器の出力には和周波数信号と差周波数信号の両方が含まれており、復調出力はローパスフィルタリングによって得られます。PLLはVCO出力に非常に近い搬送波周波数にのみ応答するため、PLL AM検出器は、従来のピーク型AM復調器では不可能な高い選択性とノイズ耐性を示します。ただし、AM信号の変調深度が100%の場合、ループはロックを失う可能性があります。^{[ 16 ]}

ジッターとノイズの低減

PLLに共通する望ましい特性の一つは、基準クロックとフィードバッククロックのエッジが非常に近い位置に同期することです。PLLがロック状態に達したときの2つの信号の位相間の平均時間差は、静的位相オフセット（定常状態位相誤差とも呼ばれる）と呼ばれます。これらの位相間のばらつきは、トラッキングジッタと呼ばれます。理想的には、静的位相オフセットはゼロであり、トラッキングジッタはできるだけ低いことが望ましいです。

位相ノイズは、PLLで観測されるもう1つのタイプのジッタであり、発振器自体と発振器の周波数制御回路で使用される要素によって引き起こされます。この点に関して、一部の技術は他の技術よりも優れた性能を発揮することが知られています。最高のデジタルPLLは、高消費電力という代償を伴うものの、エミッタ結合ロジック（ECL ）要素で構成されています。PLL回路の位相ノイズを低く抑えるには、トランジスタ・トランジスタ・ロジック（ TTL）やCMOSなどの飽和ロジックファミリを避けるのが最善です。^{[ 17 ]}

PLLに共通するもう一つの望ましい特性は、生成されるクロックの位相と周波数が、電源線や接地線の電圧の急激な変化、およびPLL回路が作製される基板の電圧の影響を受けないことです。これは基板および電源ノイズ除去と呼ばれます。ノイズ除去性能が高いほど、性能は優れています。

出力の位相ノイズをさらに改善するために、PLL内のVCOの後に注入同期発振器を用いることができる。

周波数合成

デジタル無線通信システム（GSM、CDMAなど）では、PLL（位相同期ループ）は、送信時の局部発振器のアップコンバージョンと受信時のダウンコンバージョンを行うために使用されます。ほとんどの携帯電話端末では、コストとサイズを削減するために、この機能は単一の集積回路にほぼ統合されています。しかし、基地局端末には高い性能が求められるため、必要な性能レベルを達成するために、送信回路と受信回路は個別の部品で構成されています。GSM局部発振器モジュールは通常、周波数シンセサイザ集積回路と個別の共振器VCOで構成されています。

位相角基準

電圧源インバータに基づく系統連系インバータは、 PLLを用いて測定される系統電圧の位相角に対する、生成電圧の位相角に応じて、交流電力系統に実効電力を供給または吸収します。太陽光発電用途では、生成される正弦波が系統電圧波より位相が進んでいるほど、系統に注入される電力が多くなります。バッテリー用途では、生成される正弦波が系統電圧波より位相が遅れているほど、バッテリーは系統からより多く充電され、生成される正弦波が系統電圧波より位相が進んでいるほど、バッテリーは系統へより多く放電されます。

ブロック図

図に示すブロック図は、出力F _Oを生成するために使用される入力信号F _Iを示しています。入力信号は、参照信号（F _REFとも略される）と呼ばれることがよくあります。^[¹⁸^]

入力側では、位相検出器（図中の位相周波数検出器ブロックとチャージポンプブロックとして示されている）が2つの入力信号を比較し、それらの位相差に比例する誤差信号を生成します。この誤差信号はローパスフィルタでフィルタリングされ、VCOを駆動して出力位相を生成します。出力はオプションの分周器を通してシステムの入力に戻され、負帰還ループを形成します。出力位相がドリフトすると、誤差信号が増加し、誤差を低減するためにVCOの位相が逆方向に駆動されます。このようにして、出力位相は入力位相にロックされます。

アナログ位相同期ループは、一般的にアナログ位相検出器、ローパスフィルタ、およびVCOを負帰還構成で配置して構築されます。デジタル位相同期ループはデジタル位相検出器を使用します。また、PLLの出力信号周波数を基準周波数の有理数倍にするために、フィードバック経路または基準経路、あるいはその両方に分周器を設ける場合もあります。フィードバック経路の単純なN分周カウンタをプログラマブルパルススワローイングカウンタに置き換えることで、基準周波数の非整数倍を生成することもできます。この手法は通常、分数Nシンセサイザまたは分数N PLLと呼ばれます。

発振器は周期的な出力信号を生成します。初期状態では、発振器の周波数は基準信号とほぼ同じであると仮定します。発振器の位相が基準信号の位相より遅れると、位相検出器は発振器の制御電圧を変更して発振速度を上げます。同様に、位相が基準信号より進むと、位相検出器は制御電圧を変更して発振器の速度を下げます。初期状態では発振器の周波数が基準周波数から大きく離れている可能性があるため、実際の位相検出器は周波数差にも反応し、ロックイン可能な入力範囲を広げることができます。アプリケーションに応じて、制御対象の発振器の出力、または発振器への制御信号のいずれかが、PLLシステムの有用な出力となります。

要素

位相検出器

位相検出器（PD）は、2つの信号間の位相差を表す電圧を生成します。PLLでは、位相検出器の2つの入力は、基準入力とVCOからのフィードバックです。PDの出力電圧は、2つの入力間の位相差が一定に保たれるようにVCOを制御するために使用され、負帰還システムとなります。 ^{[ 19 ]}

位相検出器の種類によって、性能特性は異なります。

例えば、周波数ミキサーは高調波を生成するため、VCO信号のスペクトル純度が重要なアプリケーションでは複雑さが増します。結果として生じる不要な（スプリアス）サイドバンド、いわゆる「基準スプリアス」は、フィルタの要件を支配し、捕捉範囲を要件を大幅に下回ったり、ロック時間を要件以上に長くしたりする可能性があります。このようなアプリケーションでは、出力に基準スプリアス成分がそれほど大きくない、より複雑なデジタル位相検出器が使用されます。また、このタイプの位相検出器を使用した場合、ロック状態では入力における定常状態の位相差は90度近くになります。

PLLアプリケーションでは、ループがロック状態から外れたタイミングを知ることが頻繁に求められます。より高度なデジタル位相周波数検出器は通常、ロック状態から外れた状態を確実に示す出力を備えています。

XORゲートは、デジタルPLLにおいて効果的かつシンプルな位相検出器としてよく用いられる。回路をわずかに変更するだけで、アナログ回路としても使用可能である。

フィルター

一般的にPLLループフィルタ（通常はローパスフィルタ）と呼ばれるブロックは、通常2つの異なる機能を持っています。

主な機能は、ループのダイナミクス、つまり安定性を決定することです。これは、基準周波数の変化、フィードバック分周器の変化、起動時などの外乱に対してループがどのように応答するかを示します。一般的な考慮事項としては、ループがロック状態を達成できる範囲（プルイン範囲、ロック範囲、またはキャプチャ範囲）、ループがロック状態を達成する速度（ロック時間、ロックアップ時間、または整定時間）、および減衰特性があります。アプリケーションによっては、単純な比例（ゲインまたは減衰）、積分（ローパスフィルタ）、または微分（ハイパスフィルタ）の1つ以上が必要になる場合があります。このために一般的に調べられるループパラメータは、ループのゲイン余裕と位相余裕です。この機能を設計するために、 PIDコントローラを含む制御理論の一般的な概念が使用されます。

2つ目の一般的な考慮事項は、位相検出器の出力に現れる基準周波数エネルギー（リップル）の量を制限することです。このリップルはVCOの制御入力に印加されます。この周波数はVCOを変調し、一般に「基準スプリアス」と呼ばれるFMサイドバンドを生成します。

このブロックの設計は、これらの考慮事項のいずれかによって支配される場合もあれば、両者の相互作用を調整する複雑なプロセスとなる場合もある。帯域幅を広げる際の典型的なトレードオフは、安定性の低下である。逆に、安定性を向上させるための追加の減衰のトレードオフは、速度の低下と整定時間の増加である。多くの場合、位相ノイズも影響を受ける。^{[ 14 ]}

発振器

すべての位相同期ループは、可変周波数機能を備えた発振器素子を使用します。これは、APLL の場合はアナログ回路で駆動されるアナログ VCO であり、一部の DPLL 設計の場合はデジタル - アナログコンバータを使用してデジタルで駆動されます。 ^{[ 20 ]}リング発振器は、低面積アプリケーション用のCMOS テクノロジーで一般的に使用されますが、クロスカップル LC 発振器は、低位相ノイズアプリケーションで好まれます。^{[ 21 ]} 数値制御発振器などの純粋なデジタル発振器は、ADPLL で使用されます。

フィードバック経路とオプションの仕切り

PLLには、発振器と位相検出器へのフィードバック入力の間に分周器を設けて周波数シンセサイザを生成するものが含まれる。プログラマブル分周器は、無線送信機やコンピュータのクロック回路において特に有用である。なぜなら、単一の安定かつ高精度な水晶発振器（商業規模の水熱合成法によって安価な合成水晶が供給されるようになる以前は高価であった）から、多数の周波数を生成できるからである。

一部のPLLには、基準クロックと位相検出器への基準入力の間に分周器も含まれています。フィードバックパス内の分周器が $N$ 参照入力除算器は $M$ これにより、PLLは基準周波数を乗算することができます。 $N/M$ PLLに低い周波数を入力する方が簡単そうに見えるかもしれませんが、場合によっては基準周波数が他の問題によって制約されることがあり、その場合は基準分周器が役立ちます。

周波数逓倍は、VCO 出力を基準信号のN次高調波にロックすることによっても実現できます。単純な位相検出器の代わりに、この設計では高調波ミキサー（サンプリングミキサー）を使用します。高調波ミキサーは、基準信号を高調波が豊富なインパルス列に変換します。 ^{[ b ]} VCO 出力は、これらの高調波のいずれかに近くなるように粗調整されます。その結果、目的の高調波ミキサー出力（ N 次高調波と VCO 出力の差を表す）は、ループフィルタの通過帯域内に収まります。

フィードバックは分周器に限らない点にも留意すべきである。この要素は、周波数逓倍器やミキサーなど、他の要素であってもよい。逓倍器は、VCO出力を基準周波数の倍数ではなく、分数にする。ミキサーは、VCO周波数を一定のオフセットで変換することができる。また、これらの組み合わせであってもよい。例えば、ミキサーの後に分周器を配置することで、ループゲインを損なうことなく、分周器をVCOよりもはるかに低い周波数で動作させることができる。

モデリング

APLLの時間領域モデル

位相検出器としてアナログ乗算器、線形フィルタを備えた位相同期ループを支配する方程式は、次のように導出できます。位相検出器への入力を次のようにします。 $f_{1}(\theta _{1}(t))$ VCOの出力は $f_{2}(\theta _{2}(t))$ 段階的に $\displaystyle \theta _{1}(t)$ そして $\displaystyle \theta _{2}(t)$ 機能 $f_{1}(\theta )$ そして $f_{2}(\theta )$ 信号の波形を記述します。次に、位相検出器の出力 $\varphi (t)$ は

\varphi (t)=f_{1}(\theta _{1}(t))f_{2}(\theta _{2}(t))

VCO周波数は通常、VCO入力の関数として扱われる。 $g(t)$ として

{\dot {\theta }}_{2}(t)=\omega _{2}(t)=\omega _{\text{free}}+g_{v}g(t)\,

どこ $g_{v}$ はVCOの感度であり、Hz / Vで表されます。 $\displaystyle \omega _{\text{free}}}$ これはVCOの自由発振周波数です。

ループフィルタは、線形微分方程式系によって記述できる。

\left\{{\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (t),\\g(t)&=&c^{*}x,\end{array}}\right.\quad x(0)=x_{0},

どこ $\varphi (t)$ はフィルターの入力であり、 $g(t)$ これはフィルターの出力です。 $A$ は $n$ -による- $n$ マトリックス、 $x\in \mathbb {C} ^{n},\quad b\in \mathbb {R} ^{n},\quad c\in \mathbb {C} ^{n},\quad$ 。 $x_{0}\in \mathbb {C} ^{n}$ はフィルタの初期状態を表します。星印は共役転置です。

したがって、以下のシステムはPLLを説明する。

\left\{{\begin{array}{rcl}{\dot {x}}&=&Ax+bf_{1}(\theta _{1}(t))f_{2}(\theta _{2}(t)),\\{\dot {\theta }}_{2}&=&g_{v}c^{*}x+\omega _{\text{free}}\\\end{array}}\right.\quad x(0)=x_{0},\quad \theta _{2}(0)=\theta _{0}.

どこ $\displaystyle \theta _{0}}$ これは初期位相シフトである。

APLLの位相領域モデル

PLLの入力について考えてみましょう $f_{1}(\theta _{1}(t))$ およびVCO出力 $f_{2}(\theta _{2}(t))$ は高周波信号です。すると、任意の区分的に微分可能な $2π$ 周期関数 $f_{1}(\theta )$ そして $f_{2}(\theta )$ 関数があります $\varphi (\theta )$ 出力が $G(t)$ フィルターの

\left\{{\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (\theta _{1}(t)-\theta _{2}(t)),\\G(t)&=&c^{*}x,\end{array}}\right.\quad x(0)=x_{0},

位相領域では漸近的に等しい（差 $G(t)-g(t)$ （周波数に対して小さい）時間領域モデルにおけるフィルタの出力。 ^{[ 22 ]}^{[ 23 ]} ここで関数 $\varphi (\theta )$ これは位相検出器の特性です。

で表す $\theta _{\Delta }(t)$ 位相差

\theta _{\Delta }=\theta _{1}(t)-\theta _{2}(t).

次に、以下の動的システムがPLLの動作を記述する。

\left\{{\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (\theta _{\Delta }),\\{\dot {\theta }}_{\Delta }&=&-g_{v}c^{*}x+\omega _{\Delta }.\\\end{array}}\right.\quad x(0)=x_{0},\quad \theta _{\Delta }(0)=\theta _{1}(0)-\theta _{2}(0).

ここ $\omega _{\Delta }=\omega _{1}-\omega _{\text{free}}$ ; $\displaystyle \omega _{1}}$ は基準発振器の周波数です（ $\displaystyle \omega _{\text{free}}}$ （定数）

例

正弦波信号について考えてみましょう

f_{1}(\theta _{1}(t))=A_{1}\sin(\theta _{1}(t)),\quad f_{2}(\theta _{2}(t))=A_{2}\cos(\theta _{2}(t))

そして、フィルタとして単純な1極RC回路を用いる。時間領域モデルは次の形式をとる。

\left\{{\begin{aligned}{\dot {x}}&=-{\frac {1}{RC}}x+{\frac {1}{RC}}A_{1}A_{2}\sin(\theta _{1}(t))\cos(\theta _{2}(t)),\\[6pt]{\dot {\theta }}_{2}&=g_{v}c^{*}x+\omega _{\text{free}}\end{aligned}}\right.

^{これらの信号のPD特性は[ 24 ]}に等しい。

\varphi (\theta _{1}-\theta _{2})={\frac {A_{1}A_{2}}{2}}\sin(\theta _{1}-\theta _{2})

したがって、位相領域モデルは次の形式をとる。

\left\{{\begin{aligned}{\dot {x}}&=-{\frac {1}{RC}}x+{\frac {1}{RC}}{\frac {A_{1}A_{2}}{2}}\sin(\theta _{\Delta }),\\[6pt]{\dot {\theta }}_{\Delta }&=-g_{v}c^{*}x+\omega _{\Delta }.\end{aligned}}\right.

この方程式系は、数学的振り子の方程式と同等である。

{\begin{aligned}x&={\frac {{\dot {\theta }}_{2}-\omega _{2}}{g_{v}c^{*}}}={\frac {\omega _{1}-{\dot {\theta }}_{\Delta }-\omega _{2}}{g_{v}c^{*}}},\\[6pt]{\dot {x}}&={\frac {{\ddot {\theta }}_{2}}{g_{v}c^{*}}},\\[6pt]\theta _{1}&=\omega _{1}t+\Psi ,\\[6pt]\theta _{\Delta }&=\theta _{1}-\theta _{2},\\[6pt]{\dot {\theta }}_{\Delta }&={\dot {\theta }}_{1}-{\dot {\theta }}_{2}=\omega _{1}-{\dot {\theta }}_{2},\\[6pt]&{\frac {1}{g_{v}c^{*}}}{\ddot {\theta }}_{\Delta }-{\frac {1}{g_{v}c^{*}RC}}{\dot {\theta }}_{\Delta }-{\frac {A_{1}A_{2}}{2RC}}\sin \theta _{\Delta }={\frac {\omega _{2}-\omega _{1}}{g_{v}c^{*}RC}}.\end{aligned}}

線形化位相領域モデル

位相同期ループは、ラプラス変換を適用することで制御システムとして解析することもできます。ループ応答は次のように記述できます。

{\frac {\theta _{o}}{\theta _{i}}}={\frac {K_{p}K_{v}F(s)}{s+K_{p}K_{v}F(s)}}

どこ

$\theta _{o}$ 出力位相はラジアンで表されます。
$\theta _{i}$ 入力位相はラジアン単位です。
$K_{p}$ 位相検出器のゲインは、ボルト/ラジアンで表されます。
$K_{v}$ VCOゲインはラジアン/ボルト秒で表されます。
$F(s)$ はループフィルタの伝達関数（無次元）です。

ループ特性は、さまざまな種類のループフィルタを挿入することで制御できます。最も単純なフィルタは、1極RC回路です。この場合のループ伝達関数は次のようになります。

F(s)={\frac {1}{1+sRC}}

ループ応答は次のようになります。

{\frac {\theta _{o}}{\theta _{i}}}={\frac {\frac {K_{p}K_{v}}{RC}}{s^{2}+{\frac {s}{RC}}+{\frac {K_{p}K_{v}}{RC}}}}

これは古典的な調和振動子の形式です。分母は2次系の分母と関連付けることができます。

s^{2}+2s\zeta \omega _{n}+\omega _{n}^{2}

どこ $\zeta$ は減衰係数であり、 $\omega _{n}$ これはループの固有振動数です。

1極RCフィルタの場合、

\omega _{n}={\sqrt {\frac {K_{p}K_{v}}{RC}}}

\zeta ={\frac {1}{2{\sqrt {K_{p}K_{v}RC}}}}

ループの固有振動数はループの応答時間の尺度であり、減衰係数はオーバーシュートとリンギングの尺度です。理想的には、固有振動数は高く、減衰係数は0.707（臨界減衰）に近い値であるべきです。単極フィルタでは、ループ周波数と減衰係数を独立して制御することはできません。臨界減衰の場合、

RC={\frac {1}{2K_{p}K_{v}}}

\omega _{c}=K_{p}K_{v}{\sqrt {2}}

わずかに効果的なフィルタであるラグリードフィルタは、1つの極と1つの零点を持つ。これは2つの抵抗と1つのコンデンサで実現できる。このフィルタの伝達関数は次のようになる。

F(s)={\frac {1+sCR_{2}}{1+sC(R_{1}+R_{2})}}

このフィルターには2つの時定数があります

\tau _{1}=C(R_{1}+R_{2})

\tau _{2}=CR_{2}

上記を代入すると、次の固有振動数と減衰係数が得られる。

\omega _{n}={\sqrt {\frac {K_{p}K_{v}}{\tau _{1}}}}

\zeta ={\frac {1}{2\omega _{n}\tau _{1}}}+{\frac {\omega _{n}\tau _{2}}{2}}

ループフィルタの構成要素は、与えられた固有振動数と減衰係数に対して個別に計算できる。

\tau _{1}={\frac {K_{p}K_{v}}{\omega _{n}^{2}}}

\tau _{2}={\frac {2\zeta }{\omega _{n}}}-{\frac {1}{K_{p}K_{v}}}

実際のループフィルタ設計は、例えば、高次フィルタを用いて様々な種類や発生源の位相ノイズを低減するなど、はるかに複雑になる場合がある。（下記のD・バネルジーの参考文献を参照）

ソフトウェアでデジタル位相同期ループを実装する

デジタル位相同期ループは、CMOS 4046などの集積回路を使用してハードウェアで実装できます。しかし、マイクロコントローラの高速化に伴い、モータ速度の精密制御など、MHz帯域以上の信号に同期する必要のないアプリケーションでは、位相同期ループをソフトウェアで実装する方が理にかなっている場合があります。ソフトウェア実装には、追跡対象信号と出力発振器間の乗算比や除算比を変更するなど、フィードバックループを簡単にカスタマイズできるなど、いくつかの利点があります。さらに、ソフトウェア実装は理解しやすく、実験にも役立ちます。以下に、位相周波数検出器を使用して実装された位相同期ループの例をMATLABで示します。このタイプの位相検出器は堅牢で実装が容易です。

% この例はMATLABで記述されています% 変数を初期化しますvcofreq = zeros ( 1 , numiterations ); ervec = zeros ( 1 , numiterations ); % 参照信号、信号、および誤差信号の最後の状態を追跡しますqsig = 0 ; qref = 0 ; lref = 0 ; lsig = 0 ; lersig = 0 ; phs = 0 ; freq = 0 ;% ループフィルタ定数 (比例および微分) % 現在はシフトによる乗算を容易にするために 2 のべき乗prop = 1 / 128 ; deriv = 64 ;for it = 1 : numiterations % 16 ビットカウンタを使用してローカルオシレータをシミュレートしますphs = mod ( phs + floor ( freq / 2 ^ 16 ), 2 ^ 16 ); ref = phs < 32768 ; % 追跡する信号の次のデジタル値 (0 または 1) を取得しますsig = tracksig ( it ); % 位相周波数検出器を実装しますrst = ~ ( qsig & qref ); %信号と基準の両方がハイのときに位相周波数検出器の「フリップフロップ」をリセットしますqsig = ( qsig | ( sig & ~ lsig )) & rst ; % 信号のフリップフロップと信号の立ち上がりエッジをトリガーしますqref = ( qref | ( ref & ~ lref )) & rst ; % 基準の立ち上がりエッジで基準フリップフロップをトリガーしますlref = ref ; lsig = sig ; % 次の反復のためにこれらの値を保存します (エッジ検出用) ersig = qref - qsig ; % エラー信号 (周波数が増加するか減少するか) を計算します% エラー信号は、いずれかのフリップフロップ信号によって与えられます% 周波数への比例および微分入力によって極零フィルタを実装しますfiltered_ersig = ersig + ( ersig - lersig ) * deriv ; % 比例出力のためにエラー信号を保持しますlersig = ersig ; % エラー信号を使用して VCO 周波数を積分しますfreq = freq - 2 ^ 16 * filtered_ersig * prop ; % 周波数は固定小数点バイナリ小数として追跡されます% 現在の VCO 周波数を保存しますvcofreq ( 1 , it ) = freq / 2 ^ 16 ;% 信号と参照信号のどちらが高周波かを示すために誤差信号を保存しますervec ( 1 , it ) = ersig ; end

この例では、アレイにはtracksig追跡対象の基準信号が含まれていると想定しています。発振器はカウンタによって実装され、カウンタの最上位ビットが発振器のオン/オフ状態を示します。このコードは、位相周波数比較器を構成する 2 つの D 型フリップフロップをシミュレートします。基準信号または信号のいずれかに正のエッジがあると、対応するフリップフロップがハイに切り替わります。基準信号と信号の両方がハイになると、両方のフリップフロップがリセットされます。どちらのフリップフロップがハイであるかによって、その瞬間に基準信号と信号のどちらが先行しているかが決まります。誤差信号は、これら 2 つのフリップフロップ値の差です。極零フィルタは、誤差信号とその微分をフィルタ処理された誤差信号に加えることによって実装されます。これを積分して発振器の周波数を求めます。

実際には、この位相同期ループのフィードバックに他の演算を挿入することが一般的でしょう。例えば、位相同期ループが周波数逓倍器を実装する場合、発振器信号を基準信号と比較する前に周波数分周することができます。

注記

↑周波数が一定で初期位相がゼロの場合、正弦波の位相は時間に比例します。
↑通常、基準正弦波はステップ回復ダイオード回路を駆動してこのインパルス列を生成します。生成されたインパルス列はサンプルゲートを駆動します。

参考文献

↑ Christiaan Huygens、 Horologium Oscillatorium … (パリ、フランス: F. Muguet、1673)、 18 ～ 19 ページ。 18 ページより: 「…illudque accidit memoratu dignum、…brevi Tempore leadret」。（…また、この形式で作られ、同様の方法で吊り下げられた2つの時計では、横梁に2つの支点が割り当てられるため、振り子の動きは2つの時計の間で反対の揺れを共有し、2つの時計はわずかな距離も動かないため、両方の音が常に一緒に明瞭に聞こえる。なぜなら、（一方の時計の）最も内側の部分が少しの助けで乱されても、時計自体によってすぐに元に戻されるからである。）英語訳は、イアン・ブルースによる『Horologium Oscillatorium … 』の翻訳、16～17ページより。
↑
参照：
- レイリー卿著『音響理論』（ロンドン、マクミラン、1896年）、第2巻。オルガンパイプの逆位相同期については、§322c、221～222ページで言及されている。
- レイリー卿（1907）「音響ノート ― VII」、Philosophical Magazine、第6シリーズ、13 ：316-333。「わずかな相互影響を持つ音叉」、322-323ページを参照。
↑
参照：
- Vincent (1919)「隣接する2つの維持振動回路が共振回路に影響を与えるいくつかの実験について」、ロンドン物理学会紀要、32、第2部、84-91。
- WH エクルズおよび JH ヴィンセント、「英国特許明細書」、163 : 462 (1920 年 2 月 17 日)。
↑ EV Appleton (1923)「三極管発振器の自動同期」、ケンブリッジ哲学協会紀要、 21 (第 III 部): 231–248。インターネットアーカイブでオンラインで入手可能。
↑ US1647192A、ハリー・ナイキスト、「交流の周波数を制御するための装置」、1927年11月1日発行
↑ Henri de Bellescize、「La réception synchrone」、 L'Onde Électrique (後の: Revue de l'Electricité et de l'Electronique )、vol. 11、230～240ページ（1932年6月）。
↑参照：フランス特許第635,451号（出願日：1931年10月6日、発行日：1932年9月29日）、および米国特許「同期システム」第1,990,428号（出願日：1932年9月29日、発行日：1935年2月5日）。
↑ゲルフ大学の講義ノート。PLLとその初期の歴史、IC PLLチュートリアルについて解説。 2009年2月24日にWayback Machineにアーカイブ済み。
↑ 「National Television Systems Committee Video Display Signal IO」。Sxlist.com 。 2010年10月14日取得。
↑ Grebene, A.; Camenzind, H. (1969). "位相同期による同調集積回路の新しいアプローチ". 1969 IEEE International Solid-State Circuits Conference. Digest of Technical Papers . Vol. XII. pp. 100–101 . doi : 10.1109/ISSCC.1969.1154749 – via IEEE Xplore .
↑ Roland E. Best (2007). Phase Locked Loops 6/e : Design, Simulation, and Applications: Design, Simulation, and Applications . McGraw Hill Professional. ISBN 978-0-07-149375-8。
↑ Ahissar, E. ニューロン位相ロックループ。米国特許第6,581,046号（2003年）。
↑ Leonov, GA; Kuznetsov, NV; Yuldashev, MV; Yuldashev, RV (2015). "PLL回路のホールドイン、プルイン、ロックイン範囲：厳密な数学的定義と古典理論の限界". IEEE Transactions on Circuits and Systems I: Regular Papers . 62 (10). IEEE: 2454–2464 . arXiv : 1505.04262 . doi : 10.1109/TCSI.2015.2476295 . S2CID 12292968 .
1 2 Khalili Dermani, M.; Baghaei, MS; Colas, Frédéric; Rioual, Michel; Guillaud, Xavier; Retiere, Nicolas (2022). "弱系統に接続された電気自動車充電器の電力段の非線形安定性解析". CIRED Porto Workshop 2022: E-mobility and power distribution systems . Institution of Engineering and Technology. pp. 955–959 . doi : 10.1049 /icp.2022.0855 . ISBN 978-1-83953-705-9. S2CID 251122708 .
↑ M Horowitz; C. Yang; S. Sidiropoulos (1998-01-01). "高速電気信号：概要と限界" (PDF) . IEEE Micro. 2006-02-21 にオリジナル(PDF)からアーカイブ済み。
↑ディクソン、ロバート（1998）、『ラジオ受信機設計』、CRC Press、p. 215、ISBN 0824701615
↑ Basab Bijoy Purkayastha; Kandarpa Kumar Sarma (2015). A Digital Phase Locked Loop based Signal and Symbol Recovery System for Wireless Channel . India: Springer (India) Pvt. Ltd. (Part of Springer Science+Business Media). p. 5. ISBN 978-81-322-2040-4。
↑ Collins, Ian (2018年7月) 「位相同期ループ（PLL）の基礎」 Analog Dialogue 52。2018年7月14日にオリジナルからアーカイブ済み。
↑ Basab Bijoy Purkayastha; Kandarpa Kumar Sarma (2015). A Digital Phase Locked Loop based Signal and Symbol Recovery System for Wireless Channel . India: Springer (India) Pvt. Ltd. (Part of Springer Science+Business Media). p. 94. ISBN 978-81-322-2040-4。
↑ダルティツィオ、シモーネ M.テソリン、フランチェスコ。カストロ、ジャコモ。ブッコレーリ、フランチェスコ。ロッソニ、ミケーレ。チェルニアック、ドミトロ。サモリ、カルロ。ラカイタ、アンドレア L.レバンティーノ、サルヴァトーレ（2023年12月）。「逆定傾斜 DTC および FCW 減算ディザリングに基づく、低スプリアスおよび低ジッターのフラクショナル N デジタル PLL」。IEEE ソリッドステート回路ジャーナル。58 (12): 3320–3337。ビブコード: 2023IJSSC..58.3320D。土井：10.1109/JSSC.2023.3311681。hdl : 11311/1259046。ISSN 0018-9200。
↑ Razavi, Behzad (2019年秋)「リング発振器[あらゆる季節に対応する回路]」IEEE Solid-State Circuits Magazine . 11 (4): 10–81 . doi : 10.1109/MSSC.2019.2939771 . ISSN 1943-0582 .
↑ GA Leonov、NV Kuznetsov、MV Yuldashev、RV Yuldashev; Kuznetsov; Yuldashev; Yuldashev (2012). "位相検出器特性の計算のための解析的方法" (PDF) . IEEE Transactions on Circuits and Systems II: Express Briefs . 59 (10): 633– 637. doi : 10.1109/TCSII.2012.2213362 . S2CID 2405056 . 2022年10月9日にオリジナルからアーカイブ(PDF) 。 {{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)
↑ NV Kuznetsov、GA Leonov、MV Yuldashev、RV Yuldashev; Leonov; Yuldashev; Yuldashev (2011). "位相検出器特性の計算とPLL設計のための解析的手法" . ISSCS 2011 - 信号、回路、システムに関する国際シンポジウム. pp. 7–10 . doi : 10.1109/ISSCS.2011.5978639 . ISBN 978-1-61284-944-7. S2CID 30208667 . {{cite book}}: CS1 maint: 複数の名前: 著者リスト (リンク)
↑ AJ Viterbi、『一貫性のあるコミュニケーションの原理』、マグロウヒル、ニューヨーク、1966年

さらに読む

Banerjee, Dean (2006), PLL Performance, Simulation and Design Handbook (4th ed.), National Semiconductor , 2012年9月2日にオリジナルからアーカイブ済み、 2012年12月4日に取得。
Best, RE (2003), Phase-locked Loops: Design, Simulation and Applications , McGraw-Hill, ISBN 0-07-141201-8
de Bellescize、Henri (1932 年 6 月)、「La réception Synchrone」、L' Onde Electrique、11 : 230–240
Dorf, Richard C. (1993), 『電気工学ハンドブック』、ボカラトン：CRC Press、Bibcode：1993eeh..book.....D、ISBN 0-8493-0185-8
イーガン、ウィリアム・F. (1998)、『位相同期の基礎』、ジョン・ワイリー・アンド・サンズ（シミュレーションに役立つMATLABスクリプトを提供します）
イーガン、ウィリアム・F. (2000)、『位相同期による周波数合成』（第2 版）、ジョン・ワイリー・アンド・サンズ（シミュレーションに役立つMATLABスクリプトを提供します）
ガードナー、フロイド M. (2005)、位相ロック技術（第3 版）、Wiley-Interscience、ISBN 978-0-471-43063-6
Klapper, J.; Frankle, JT (1972), Phase-Locked and Frequency-Feedback Systems , Academic Press（FM復調）
Kundert, Ken (2006 年 8 月)、PLL ベースの周波数シンセサイザの位相ノイズとジッターの予測(PDF) (第 4 版)、Designer's Guide Consulting, Inc.
Liu, Mingliang (2006年2月21日)、「1.5V 2.4GHz CMOS PLLの構築」、Wireless Net Design Line、2010年7月1日にオリジナルからアーカイブ済みBluetoothアプリケーション向け標準PLL ICの設計に関する記事。
ウォラバー、ダン・H. (1991)、『位相同期ループ回路設計』、プレンティス・ホール、ISBN 0-13-662743-9

外部リンク

位相同期ループ入門– 動画付き
Excel Unusual では、アニメーション付きの PLL モデルと、そのようなモデルをコーディングするためのチュートリアルを提供しています。

[1] 周波数が一定で初期位相がゼロの場合、正弦波の位相は時間に比例します。

[23] 通常、基準正弦波はステップ回復ダイオード回路を駆動してこのインパルス列を生成します。生成されたインパルス列はサンプルゲートを駆動します。

[2] Christiaan Huygens、 Horologium Oscillatorium … (パリ、フランス: F. Muguet、1673)、 18 ～ 19 ページ。 18 ページより: 「…illudque accidit memoratu dignum、…brevi Tempore leadret」。（…また、この形式で作られ、同様の方法で吊り下げられた2つの時計では、横梁に2つの支点が割り当てられるため、振り子の動きは2つの時計の間で反対の揺れを共有し、2つの時計はわずかな距離も動かないため、両方の音が常に一緒に明瞭に聞こえる。なぜなら、（一方の時計の）最も内側の部分が少しの助けで乱されても、時計自体によってすぐに元に戻されるからである。）英語訳は、イアン・ブルースによる『Horologium Oscillatorium … 』の翻訳、16～17ページより。

[3] 参照：
レイリー卿著『音響理論』（ロンドン、マクミラン、1896年）、第2巻。オルガンパイプの逆位相同期については、§322c、221～222ページで言及されている。
レイリー卿（1907）「音響ノート ― VII」、Philosophical Magazine、第6シリーズ、13 ：316-333。「わずかな相互影響を持つ音叉」、322-323ページを参照。

[mwBAU] レイリー卿著『音響理論』（ロンドン、マクミラン、1896年）、第2巻。オルガンパイプの逆位相同期については、§322c、221～222ページで言及されている。

[mwBAg] レイリー卿（1907）「音響ノート ― VII」、Philosophical Magazine、第6シリーズ、13 ：316-333。「わずかな相互影響を持つ音叉」、322-323ページを参照。

[4] 参照：
Vincent (1919)「隣接する2つの維持振動回路が共振回路に影響を与えるいくつかの実験について」、ロンドン物理学会紀要、32、第2部、84-91。
WH エクルズおよび JH ヴィンセント、「英国特許明細書」、163 : 462 (1920 年 2 月 17 日)。

[mwBBE] Vincent (1919)「隣接する2つの維持振動回路が共振回路に影響を与えるいくつかの実験について」、ロンドン物理学会紀要、32、第2部、84-91。

[mwBBQ] WH エクルズおよび JH ヴィンセント、「英国特許明細書」、163 : 462 (1920 年 2 月 17 日)。

[5] EV Appleton (1923)「三極管発振器の自動同期」、ケンブリッジ哲学協会紀要、 21 (第 III 部): 231–248。インターネットアーカイブでオンラインで入手可能。

[6] US1647192A、ハリー・ナイキスト、「交流の周波数を制御するための装置」、1927年11月1日発行

[7] Henri de Bellescize、「La réception synchrone」、 L'Onde Électrique (後の: Revue de l'Electricité et de l'Electronique )、vol. 11、230～240ページ（1932年6月）。

[8] 参照：フランス特許第635,451号（出願日：1931年10月6日、発行日：1932年9月29日）、および米国特許「同期システム」第1,990,428号（出願日：1932年9月29日、発行日：1935年2月5日）。

[9] ゲルフ大学の講義ノート。PLLとその初期の歴史、IC PLLチュートリアルについて解説。 2009年2月24日にWayback Machineにアーカイブ済み。

[10] 「National Television Systems Committee Video Display Signal IO」。Sxlist.com 。 2010年10月14日取得。

[11] Grebene, A.; Camenzind, H. (1969). "位相同期による同調集積回路の新しいアプローチ". 1969 IEEE International Solid-State Circuits Conference. Digest of Technical Papers . Vol. XII. pp. 100–101 . doi : 10.1109/ISSCC.1969.1154749 – via IEEE Xplore .

[Best_2007-12] Roland E. Best (2007). Phase Locked Loops 6/e : Design, Simulation, and Applications: Design, Simulation, and Applications . McGraw Hill Professional. ISBN 978-0-07-149375-8。

[ahipatent2003-13] Ahissar, E. ニューロン位相ロックループ。米国特許第6,581,046号（2003年）。

[Leonov2015-14] Leonov, GA; Kuznetsov, NV; Yuldashev, MV; Yuldashev, RV (2015). "PLL回路のホールドイン、プルイン、ロックイン範囲：厳密な数学的定義と古典理論の限界". IEEE Transactions on Circuits and Systems I: Regular Papers . 62 (10). IEEE: 2454–2464 . arXiv : 1505.04262 . doi : 10.1109/TCSI.2015.2476295 . S2CID 12292968 .

[:0-15] 1 2 Khalili Dermani, M.; Baghaei, MS; Colas, Frédéric; Rioual, Michel; Guillaud, Xavier; Retiere, Nicolas (2022). "弱系統に接続された電気自動車充電器の電力段の非線形安定性解析". CIRED Porto Workshop 2022: E-mobility and power distribution systems . Institution of Engineering and Technology. pp. 955–959 . doi : 10.1049 /icp.2022.0855 . ISBN 978-1-83953-705-9. S2CID 251122708 .

[16] M Horowitz; C. Yang; S. Sidiropoulos (1998-01-01). "高速電気信号：概要と限界" (PDF) . IEEE Micro. 2006-02-21 にオリジナル(PDF)からアーカイブ済み。

[17] ディクソン、ロバート（1998）、『ラジオ受信機設計』、CRC Press、p. 215、ISBN 0824701615

[18] Basab Bijoy Purkayastha; Kandarpa Kumar Sarma (2015). A Digital Phase Locked Loop based Signal and Symbol Recovery System for Wireless Channel . India: Springer (India) Pvt. Ltd. (Part of Springer Science+Business Media). p. 5. ISBN 978-81-322-2040-4。

[19] Collins, Ian (2018年7月) 「位相同期ループ（PLL）の基礎」 Analog Dialogue 52。2018年7月14日にオリジナルからアーカイブ済み。

[20] Basab Bijoy Purkayastha; Kandarpa Kumar Sarma (2015). A Digital Phase Locked Loop based Signal and Symbol Recovery System for Wireless Channel . India: Springer (India) Pvt. Ltd. (Part of Springer Science+Business Media). p. 94. ISBN 978-81-322-2040-4。

[21] ダルティツィオ、シモーネ M.テソリン、フランチェスコ。カストロ、ジャコモ。ブッコレーリ、フランチェスコ。ロッソニ、ミケーレ。チェルニアック、ドミトロ。サモリ、カルロ。ラカイタ、アンドレア L.レバンティーノ、サルヴァトーレ（2023年12月）。「逆定傾斜 DTC および FCW 減算ディザリングに基づく、低スプリアスおよび低ジッターのフラクショナル N デジタル PLL」。IEEE ソリッドステート回路ジャーナル。58 (12): 3320–3337。ビブコード: 2023IJSSC..58.3320D。土井：10.1109/JSSC.2023.3311681。hdl : 11311/1259046。ISSN 0018-9200。

[22] Razavi, Behzad (2019年秋)「リング発振器[あらゆる季節に対応する回路]」IEEE Solid-State Circuits Magazine . 11 (4): 10–81 . doi : 10.1109/MSSC.2019.2939771 . ISSN 1943-0582 .

[24] GA Leonov、NV Kuznetsov、MV Yuldashev、RV Yuldashev; Kuznetsov; Yuldashev; Yuldashev (2012). "位相検出器特性の計算のための解析的方法" (PDF) . IEEE Transactions on Circuits and Systems II: Express Briefs . 59 (10): 633– 637. doi : 10.1109/TCSII.2012.2213362 . S2CID 2405056 . 2022年10月9日にオリジナルからアーカイブ(PDF) 。 {{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)

[25] NV Kuznetsov、GA Leonov、MV Yuldashev、RV Yuldashev; Leonov; Yuldashev; Yuldashev (2011). "位相検出器特性の計算とPLL設計のための解析的手法" . ISSCS 2011 - 信号、回路、システムに関する国際シンポジウム. pp. 7–10 . doi : 10.1109/ISSCS.2011.5978639 . ISBN 978-1-61284-944-7. S2CID 30208667 . {{cite book}}: CS1 maint: 複数の名前: 著者リスト (リンク)

[26] AJ Viterbi、『一貫性のあるコミュニケーションの原理』、マグロウヒル、ニューヨーク、1966年

[ a ]

[ 1 ]

[ 2 ]

[ 3 ]

[ 4 ]

[ 5 ]

[

[

[

[ 9 ]

[

[ 11 ]

[ 12 ]

[ 13 ]

[ 15 ]

[ 16 ]

[ 17 ]

[

[ 19 ]

[ 20 ]

[ 21 ]

[ b ]

[ 22 ]

[ 23 ]

これらの信号のPD特性は[ 24 ]