集積回路レイアウト

集積回路設計において、集積回路（IC）レイアウト（ICマスクレイアウトまたはマスク設計とも呼ばれる）とは、集積回路の構成要素となる金属、酸化物、または半導体層のパターンに対応する平面幾何学的形状で集積回路を表現することです。当初、このプロセス全体はテープアウトと呼ばれていました。これは、初期のICがマイラー媒体上にグラフィカルな黒色のクレープテープを使用して写真イメージングを行っていたためです（磁気データを参照していると誤って考えられていましたが、写真プロセスは磁気媒体よりもはるかに以前から存在していました）。

標準的なプロセス（多くの化学的、熱的、および写真的変数の相互作用が既知であり、慎重に制御されているプロセス）を使用する場合、最終的な集積回路の動作は、幾何学的形状の位置と相互接続に大きく依存します。レイアウトエンジニア（またはレイアウト技術者）は、コンピュータ支援レイアウトツールを使用して、チップを構成するすべてのコンポーネントを配置および接続し、特定の基準（通常は、性能、サイズ、密度、および製造可能性）を満たすようにします。この作業は、多くの場合、アナログとデジタルの2 つの主要なレイアウト分野に細分化されます。

生成されたレイアウトは、物理検証と呼ばれるプロセスで一連のチェックに合格する必要があります。この検証プロセスで最も一般的なチェックは次のとおりです。^{[ 1 ] [ 2 ]}

• 設計ルールチェック（DRC）、
• レイアウト対回路図（LVS）、
• 寄生虫抽出、
• アンテナ規則チェック、および
• 電気規則チェック（ERC）。

すべての検証が完了すると、レイアウト後処理^{[ 3 ]}が適用され、データは業界標準フォーマット（通常はGDSII）に変換され、半導体ファウンドリに送信されます。このデータをファウンドリに送信するレイアウトプロセスのマイルストーンとなる完了は、現在では「テープアウト」と俗に呼ばれています。ファウンドリはデータをマスクデータ^{[ 3 ]}に変換し、それを使用して半導体デバイス製造のフォトリソグラフィプロセスで使用されるフォトマスクを生成します。

IC設計の初期の、よりシンプルな時代には、レイアウトは不透明なテープやフィルムを使って手作業で行われており、これはプリント基板（PCB）設計の初期の頃のテープアウトから派生した進化形だった。

現代のICレイアウトは、 ICレイアウトエディタソフトウェアを用いて行われ、配置配線ツールや回路図駆動型レイアウトツールなどのEDAツールを主に利用して自動的に行われます。通常、これには標準セルライブラリが使用されます。

幾何学的形状を選択して配置する手動操作は、非公式には「ポリゴンプッシュ」として知られています。^{[ 4 ] [ 5 ] [ 6 ] [ 7 ] [ 8 ]}

• 相互接続（集積回路）
• 物理設計（電子回路）
• プリント基板
• 集積回路設計
• フロアプラン（マイクロエレクトロニクス）

• Clein, D. (2000). CMOS ICレイアウト. Newnes. ISBN 0-7506-7194-7
• ヘイスティングス、A. (2005).アナログレイアウトの芸術. プレンティスホール. ISBN 0-13-146410-8
• Lienig, J.、Scheible, J. (2020).電子回路レイアウト設計の基礎. Springer. doi : 10.1007/978-3-030-39284-0 . ISBN 978-3-030-39284-0. S2CID 215840278 . {{cite book}}: CS1 maint: 複数の名前: 著者リスト (リンク)
• Saint, Ch. および J. (2002). IC レイアウトの基礎. McGraw-Hill. ISBN 0-07-138625-4