ARMアーキテクチャファミリー

Acorn Computersの最初の広く成功した設計は、1981 年 12 月に発表されたBBC Microでした。これはMOS Technology 6502 CPU をベースにした比較的従来型のマシンでしたが、より高速なダイナミックランダムアクセスメモリ(DRAM)を使用したため、Apple IIなどの競合設計の約 2 倍の性能で動作しました。当時の一般的な DRAM は約 2 MHz で動作していましたが、Acorn は日立とより高速な 4 MHz 部品の供給に関する契約を結びました。^{[ 16 ]}  

当時のマシンは一般的にプロセッサとフレームバッファ間でメモリを共有しており、プロセッサは個別の入出力（I/O）を実行することなく画面の内容を迅速に更新することができました。ビデオ表示のタイミングは厳密であるため、ビデオハードウェアはそのメモリに優先的にアクセスする必要がありました。6502の設計上の癖により、CPUは時間の半分の間メモリにアクセスしませんでした。そのため、CPUを1MHzで動作させることで 、ビデオシステムはこれらのダウンタイム中にデータを読み取ることができ、 RAMの合計2MHzの帯域幅を使用できました。BBC Microでは、4MHz のRAMを使用することで同じ技術を使用できましたが、2倍の速度で動作しました。これにより、市場に出回っている同様のマシンを凌駕することができました。^{[ 17 ]}

1981年はIBMパーソナルコンピュータが発表された年でもありました。当時発表されたばかりのIntel 8088（6502の8ビット設計に比べて16ビットCPU）を使用することで、全体的なパフォーマンスが向上しました。その登場はデスクトップコンピュータ市場を根本的に変えました。それまでの5年間で主に趣味やゲーム市場として台頭してきたものが、以前の8ビット設計では到底太刀打ちできない必須のビジネスツールへと変化し始めたのです。さらに新しい32ビット設計も市場に登場し、例えばMotorola 68000 ^{[ 18 ]}やNational Semiconductor NS32016 ^{[ 19 ]}などが挙げられます。

Acorn はこの市場でどのように競争するかを検討し始め、Acorn Business Computerという新しい設計図を紙に書き起こしました。彼らは、BBC Micro の 10 倍の性能を持ちながら、価格は同じマシンを製造することを目標にしました。^{[ 20 ]}これにより、PC よりも優れた性能を持ちながら、価格は安くなることになりました。同時に、最近登場したApple Lisaは、グラフィカル ユーザー インターフェイス(GUI) の概念をより多くの人々に広め、将来は GUI を備えたマシンのものであると示唆しました。^{[ 21 ]}しかし、Lisa は、サポート チップ、大容量のメモリ、ハードディスク ドライブが詰め込まれており、当時としては非常に高価だったため、9,995 ドルかかりました。^{[ 22 ]}

エンジニアたちは、利用可能なすべての CPU 設計の研究を開始しました。既存の 16 ビット設計については、非常に高価で、依然として「少し劣悪」であり、BBC Micro 設計よりもわずかに高いパフォーマンスしか提供しないという結論に至りました。 ^{[ 23 ]}また、そのレベルで動作するためにも、ほとんどの場合、多数のサポート チップが必要となり、コンピュータ全体のコストが上昇しました。これらのシステムでは、設計目標を達成することはできませんでした。^{[ 23 ]}彼らは新しい 32 ビット設計も検討しましたが、これらはさらに高価で、サポート チップに関する同じ問題がありました。^{[ 24 ]} Sophie Wilsonによると、当時テストされたすべてのプロセッサは、約 4  Mbit/s の帯域幅でほぼ同じパフォーマンスでした。^{[ 25 ] [ b ]}

2 つの重要な出来事が、Acorn を ARM への道へと導きました。1 つは、カリフォルニア大学バークレー校からの一連のレポートの発表で、シンプルなチップ設計でも、市場に出回っている最新の 32 ビット設計よりもはるかに高い極めて高いパフォーマンスを実現できることが示唆されていました。^{[ 26 ]} 2 つ目は、スティーブ・ファーバーとソフィー・ウィルソンが、ビル・メンシュとその妹のキャスリンが経営するWestern Design Centerを訪問したことです。 ^{[ 27 ]}この会社はMOS チームの論理的な後継者となり、WDC 65C02のような新バージョンを提供していました。Acorn チームは、高校生が Apple II マシンでチップレイアウトを作成しているのを見て、誰でもできるということを知りました。^{[ 28 ] [ 29 ]}対照的に、最新の 32 ビット CPU に取り組んでいる別の設計会社を訪問したところ、10 名以上のメンバーからなるチームがすでに設計のリビジョン H に取り組んでいるにもかかわらず、まだバグが残っていることがわかりました。^{[ c ]}これにより、1983年後半に独自のCPU設計であるAcorn RISCマシンの開発に着手するという決定が確固たるものとなった。^{[ 30 ]}

オリジナルのBerkeley RISC設計は、ある意味では教育用システムであり、純粋なパフォーマンスを目的に設計されたものではありませんでした。RISCの基本的なレジスタ重視とロード/ストアの概念に、ARMは6502で好評を博した設計上の工夫をいくつか追加しました。その中でも特に重要なのは、割り込みを迅速に処理できる機能であり、これにより、外部ハードウェアを追加することなく、マシンは妥当な入出力パフォーマンスを提供することができました。6502と同様のパフォーマンスで割り込みを提供するために、ARM設計では物理アドレス空間を合計64MBに制限し 、26ビットのアドレスが必要となりました。命令は4バイト（32ビット）長で、4バイト境界にアラインメントする必要があったため、命令アドレスの下位2ビットは常にゼロでした。これは、プログラムカウンタ（PC）が24ビットで十分であり、8ビットのプロセッサフ​​ラグとともに単一の32ビットレジスタに格納できることを意味しました。つまり、割り込みを受信した際に、マシン全体の状態を単一の操作で保存できるということである。一方、PCが完全な32ビット値であった場合は、PCとステータスフラグを保存するために別々の操作が必要となる。この決定により、割り込みのオーバーヘッドが半減した。^{[ 31 ]}

もう一つの変更点、そして実際のパフォーマンスの観点から最も重要な変更点の一つは、ページモードDRAMを活用するために命令セットを変更したことでした。最近導入されたページモードでは、DRAMチップ内のほぼ同じ位置、つまり「ページ」にあるメモリへの後続のアクセスが2倍の速度で実行されました。バークレーの設計ではページモードは考慮されておらず、すべてのメモリが等しく扱われていました。ARMの設計では、ページモードを使用して1つのページに複数のレジスタを埋めたり保存したりするために使用できる、ベクトルのような特別なメモリアクセス命令「Sサイクル」が追加されました。これにより、使用可能な場合はメモリのパフォーマンスが2倍になり、特にグラフィックスのパフォーマンスにとって重要でした。^{[ 32 ]}

Berkeley RISCの設計では、プロシージャ呼び出しで実行されるレジスタの保存と復元の回数を減らすためにレジスタウィンドウを使用していたが、ARMの設計ではこの方法は採用されなかった。

ウィルソンは命令セットを開発し、2つ目の6502プロセッサを搭載したBBC Micro上で動作するBBC BASICでプロセッサのシミュレーションを作成した。^{[ 33 ] [ 34 ]}これにより、Acornのエンジニアたちは自分たちが正しい方向に向かっていると確信した。ウィルソンはAcornのCEOであるヘルマン・ハウザーにアプローチし、より多くのリソースを要求した。ハウザーは承認を与え、ウィルソンの命令セットアーキテクチャに基づいて実際のプロセッサを設計するための小規模なチームを編成した。^{[ 35 ]}公式のAcorn RISC Machineプロジェクトは1983年10月に開始された。

Acornは、ROMやカスタムチップの供給元であったVLSI Technologyを「シリコンパートナー」として選んだ。Acornが設計を行い、VLSIがレイアウトと製造を担当した。ARMシリコンの最初のサンプルは、1985年4月26日に初めて受け取ってテストした際に正常に動作した。 ^{[ 3 ]} ARM1として知られるこれらのバージョンは6MHzで動作した 。^{[ 36 ]}

ARMの最初の応用例は、BBC Microのセカンドプロセッサとしてでした。これは、サポートチップ（VIDC、IOC、MEMC）の開発を完了させるためのシミュレーションソフトウェアの開発を支援し、ARM2開発で使用されるCADソフトウェアの高速化に貢献しました。その後、ウィルソンはBBC BASICをARMアセンブリ言語で書き直しました。命令セットの設計から得られた深い知識により、コードは非常に高密度になり、ARM BBC BASICはあらゆるARMエミュレータにとって極めて優れたテストとなりました。

ARM1 CPUを搭載したARM評価システムは、BBC MicroおよびMasterマシン用のセカンドプロセッサとして供給され、1986年7月からAcorn OEM Productsブランドで開発者や研究者向けに提供されました^{[ 37 ] [ 38 ] 。}

A500セカンドプロセッサは、ARM1ベースのBBC Microおよびマスターセカンドプロセッサであり、ARMサポートチップセット（VIDC、IOC、MEMC）を搭載し、ビデオ出力^{[ 39 ]}を生成することができ、ホストBBC Microとはほぼ独立して動作しました。

ARM1 ボードでのシミュレーションの結果、1986 年後半に 8  MHz で動作する ARM2 設計が導入され、1987 年初頭には 10 ～ 12  MHz で動作するスピードアップ版が導入されました。^{[ d ]}基盤となるアーキテクチャの大きな変更点は、ブース乗算器の追加でした。以前は乗算はソフトウェアで実行しなければなりませんでした。^{[ 41 ]}さらに、新しい高速割り込み要求モード (FIQ と略される) により、レジスタ 8 ～ 14 を割り込み自体の一部として置き換えることが可能になりました。これは、FIQ 要求がレジスタを保存する必要がないことを意味し、割り込みの速度がさらに向上しました。^{[ 42 ]}

ARM2が最初に使われたのは、Acorn A500社内開発マシン^{[ 43 ]}と、 1987年6月6日に発売されたAcorn ArchimedesパーソナルコンピュータモデルA305、A310、A440でした。

Dhrystoneベンチマークによると、ARM2はAmigaやMacintosh SE のような一般的な7MHz 68000ベースのシステムのおよそ7倍の性能でした。16MHzで動作するIntel 80386の2倍の速度で、マルチプロセッサのVAX-11/784スーパーミニコンピュータとほぼ同じ速度でした。これを上回ったのは、 Sun SPARCとMIPS R2000 RISCベースのワークステーションだけでした。^{[ 44 ]}さらに、このCPUは高速I/O用に設計されていたため、これらのマシンに見られる多くのサポートチップが不要でした。特に、ワークステーションによく見られる専用のダイレクトメモリアクセス（DMA）コントローラがありませんでした。グラフィックスシステムも、メモリとタイミングに関する同じ一連の基本的な仮定に基づいて簡素化されました。その結果、設計が劇的に簡素化され、高価なワークステーションと同等の性能を、当時のデスクトップと同程度の価格で提供しました。^{[ 44 ]} 

ARM2は、 32ビットのデータバス、26ビットのアドレス空間、27個の 32ビットレジスタを備えており、そのうち16個は（ PCを含めて）同時にアクセス可能です。^{[ 45 ]} ARM2のトランジスタ数はわずか30,000個で、6年前に登場したモトローラの68000モデル（約68,000個）と比べて大幅に少なくなっています。このシンプルさの多くは、68000のトランジスタの約4分の1から3分の1を占めるマイクロコードの欠如と^、（当時のほとんどのCPUと同様に）キャッシュの欠如によるものです。このシンプルさにより、ARM2は消費電力が少なく、電力供給トランジスタの数が少ないため、熱パッケージングも簡素化されました。それにもかかわらず、ARM2は、当初はIntel 80286を使用して1.8 MIPS @ 10 MHzを提供していた同時代の1987年のIBM PS/2 Model 50よりも優れたパフォーマンスを提供し、その後1987年にはIntel 386 DX @ 16 MHzを搭載したPS/2 70の2 MIPSよりも優れたパフォーマンスを提供した。^{[ 47 ] [ 48 ]}  

後継機であるARM3は4KBのキャッシュを備えており、パフォーマンスがさらに向上した。^{[ 49 ]} ARM6ではアドレスバスが32 ビットに拡張されたが、ステータスフラグ用に予約されたビットのため、26ビット互換モードではプログラムコードは依然として最初の64MBのメモリ内に収まる必要があった。^{[ 50 ]}

1988年、三洋電機はVLSIテクノロジーとの契約に基づき、ARM2および関連チップセットの世界的第2供給元となった。 ^{[ 51 ]}

1980年代後半、Apple ComputerとVLSI TechnologyはAcornと協力してARMコアの新しいバージョンの開発に着手した。1990年、Acornは設計チームをAdvanced RISC Machines Ltd.という新会社に分離した^{[ 52 ] [ 53 ] [ 54 ]。}この会社は、親会社であるArm Holdings plcが1998年にロンドン証券取引所とナスダックに上場した際にARM Ltd.となった^{[ 55 ]。Apple}とARMの新たな共同開発は最終的にARM6へと発展し、1992年初頭に初めてリリースされた。AppleはARM6ベースのARM610をApple Newton PDAのベースとして使用した。

1994 年、Acorn は ARM610 をRiscPCコンピュータのメインの中央処理装置(CPU)として使用しました。DECはARMv4 アーキテクチャのライセンスを取得し、StrongARM を製造しました。^{[ 56 ]}この CPU は233 MHzでわずか 1 ワットしか消費しませんでした (新しいバージョンではさらに消費電力が少なくなっています)。この作業は後に訴訟の和解の一環として Intel に引き継がれ、Intel はこの機会を利用してi960ラインを StrongARM で補完しました。Intel は後にXScaleと呼ばれる独自の高性能実装を開発し、その後Marvellに売却しました。これらの変更を通じて ARM コアのトランジスタ数は基本的に同じままでした。ARM2 は 30,000 個のトランジスタを持ち、^{[ 57 ]} ARM6 は 35,000 個にしか増えませんでした。^{[ 58 ]}  

2005年には、販売された携帯電話の約98%が少なくとも1つのARMプロセッサを使用していた。^{[ 59 ]} 2010年には、ARMアーキテクチャに基づくチップの製造業者が、61 億個のARMベースのプロセッサを出荷したと報告しており、これはスマートフォンの95% 、デジタルテレビとセットトップボックスの35%、モバイルコンピュータの10%に相当する。2011年には、32ビットARMアーキテクチャがモバイルデバイスで最も広く使用されているアーキテクチャであり、組み込みシステムで最も人気のある32ビットアーキテクチャであった。^{[ 60 ]} 2013年には100億個が生産され^{[ 61 ]}、「ARMベースのチップは世界のモバイルデバイスの約60%に搭載されている」^{[ 62 ] 。}

Arm Holdingsの主要事業はIPコアの販売であり、ライセンシーはこれらのコアを使用してマイクロコントローラ（MCU）、CPU、およびシステムオンチップを開発します。オリジナル設計メーカーは、 ARMコアを他の部品と組み合わせて完全なデバイスを製造します。このデバイスは通常、既存の半導体製造工場（ファブ）で低コストで製造でき、かつ十分な性能を発揮します。最も成功した実装例はARM7TDMIで、数億個が販売されています。Atmelは、ARM7TDMIベースの組み込みシステムの先駆的な設計センターでした。

スマートフォン、PDA、その他のモバイルデバイスで使用されているARMアーキテクチャは、ARMv5からARMv8-Aまで多岐にわたります。

2009年には、一部のメーカーがARMアーキテクチャCPUを搭載したネットブックを発売し、 Intel Atom搭載のネットブックと直接競合した。^{[ 63 ]}

Arm Holdingsは、費用と成果物が異なる様々なライセンス条件を提供しています。Arm Holdingsは、すべてのライセンシーに対し、ARMコアの統合可能なハードウェア記述、完全なソフトウェア開発ツールセット（コンパイラ、デバッガ、ソフトウェア開発キット）、およびARM CPUを搭載した製造済みシリコンの販売権を提供します。

ARMのコア設計を統合したSoCパッケージには、Nvidia Tegraの最初の3世代、CSR plcのQuatroファミリー、ST-EricssonのNovaとNovaThor、Silicon LabsのPrecision32 MCU、Texas InstrumentsのOMAP製品、SamsungのHummingbirdとExynos製品、AppleのA4、A5、A5X、NXPのi.MXなどがあります。

ARM コアを自社のチップ設計に統合したいファブレスライセンシーは、通常、製造準備が整った検証済みの半導体知的財産コアの取得のみに関心があります。これらの顧客向けに、Arm Holdings は、選択した ARM コアのゲート ネットリスト記述と、設計統合と検証を支援する抽象化シミュレーション モデルおよびテスト プログラムを提供します。統合デバイスメーカー (IDM) やファウンドリ オペレーターなど、より意欲的な顧客は、プロセッサ IP を合成可能なRTL ( Verilog ) 形式で取得することを選択します。合成可能な RTL を使用すると、顧客はアーキテクチャ レベルの最適化と拡張を実行できます。これにより、設計者は、変更されていないネット リストでは不可能な特殊な設計目標 (高いクロック速度、非常に低い消費電力、命令セットの拡張など) を達成できます。Arm Holdings は、ライセンシーに ARM アーキテクチャ自体を再販する権利を与えませんが、ライセンシーは、チップ デバイス、評価ボード、完全なシステムなどの製造製品を自由に販売できます。商用ファウンドリは特別なケースとなる場合があります。彼らはARMコアを含む完成品のシリコンを販売することが許可されているだけでなく、一般的に他の顧客向けにARMコアを再製造する権利も有している。

Arm Holdingsは、自社のIPを認識価値に基づいて価格設定している。一般的に、性能の低いARMコアは、性能の高いコアよりもライセンス費用が低い。実装面では、合成可能なコアは、ハードマクロ（ブラックボックス）コアよりもコストが高い。価格設定を複雑にしているのは、SamsungやFujitsuなど、ARMライセンスを保有するファウンドリが、製造工場の顧客にライセンス費用の割引を提供できる点だ。ファウンドリの社内設計サービスを通じてARMコアを入手する代わりに、顧客はARMへの初期ライセンス料の支払いを削減または免除できる。

社内設計サービスを持たない半導体専門ファウンドリ（TSMCやUMCなど）と比較すると、富士通／サムスンは製造ウェハ1枚あたり2～3倍のコストを請求します。少量から中量生産の用途では、設計サービスを提供するファウンドリの方が（ライセンス料の補助を通じて）全体的な価格が低くなります。大量生産部品の場合、ウェハ価格の低さによって長期的にコスト削減が可能になるため、ARMのNRE（非反復エンジニアリング）コストの影響が軽減され、専門ファウンドリの方がより良い選択肢となります。

Armが設計したコアを搭載したチップを開発した企業には、Amazon.comの子会社であるAnnapurna Labs ^{[ 64 ]} 、 Analog Devices、Apple、AppliedMicro（現在はMACOM Technology Solutions ^{[ 65 ]}）、Atmel、Broadcom、Cavium、Cypress Semiconductor、Freescale Semiconductor（現在はNXP Semiconductors）、Huawei、Intel、Maxim Integrated、Nvidia、NXP、Qualcomm、Renesas、Samsung Electronics、ST Microelectronics、Texas Instruments、Xilinxなどがある。

2016年2月、ARMは「Built on ARM Cortex Technologyライセンス」（略称：Built on Cortex（BoC）ライセンス）を発表しました。このライセンスにより、企業はARMと提携してARM Cortexの設計に変更を加えることができます。これらの設計変更は他の企業と共有されることはありません。また、これらのセミカスタムコア設計には、例えばKryo 280のように、独自のブランド名を使用する自由度があります。

Built on ARM Cortex Technologyの現在のライセンス保有企業には、Qualcommが含まれます。^{[ 66 ]}

企業は、ARM命令セットを使用して独自のCPUコアを設計するためのARMアーキテクチャライセンスを取得することもできます。これらのコアは、ARMアーキテクチャに完全に準拠する必要があります。ARMアーキテクチャを実装したコアを設計した企業には、Apple、AppliedMicro（現： Ampere Computing）、Broadcom、Cavium（現：Marvell）、Digital Equipment Corporation、Intel、Nvidia、Qualcomm、Samsung Electronics、Fujitsu、およびNUVIA Inc.（2021年にQualcommに買収）などがあります。

2019年7月16日、ARMはARM Flexible Accessを発表しました。ARM Flexible Accessは、開発のために含まれるARMの知的財産（IP）への無制限のアクセスを提供します。顧客がファウンドリのテープアウトまたはプロトタイプ作成に達すると、製品ごとのライセンス料が必要になります。^{[ 67 ] [ 68 ]}

過去2年間のARMの最新IPの75%がARM Flexible Accessに含まれています。2019年10月現在：

• CPU: Cortex-A5、Cortex-A7、Cortex-A32、Cortex-A34、Cortex-A35、Cortex-A53、Cortex-R5、Cortex-R8、Cortex-R52、Cortex-M0、Cortex-M0+、Cortex-M3、Cortex-M4、Cortex-M7、Cortex-M23、Cortex-M33
• GPU：Mali-G52、Mali-G31。Maliドライバ開発キット（DDK）が含まれています。
• 相互接続：CoreLink NIC-400、CoreLink NIC-450、CoreLink CCI-400、CoreLink CCI-500、CoreLink CCI-550、ADB-400 AMBA、XHB-400 AXI-AHB
• システムコントローラ：CoreLink GIC-400、CoreLink GIC-500、PL192 VIC、BP141 TrustZone Memory Wrapper、CoreLink TZC-400、CoreLink L2C-310、CoreLink MMU-500、BP140 Memory Interface
• セキュリティIP: CryptoCell-312、CryptoCell-712、TrustZone 真の乱数発生器
• 周辺コントローラ：PL011 UART、PL022 SPI、PL031 RTC
• デバッグとトレース：CoreSight SoC-400、CoreSight SDC-600、CoreSight STM-500、CoreSight System Trace Macrocell、CoreSight Trace Memory Controller
• デザインキット：Corstone-101、Corstone-201
• 物理IP：Cortex-M33 TSMC 22ULL​​用Artisan PIK（メモリコンパイラ、ロジックライブラリ、GPIO、ドキュメントを含む）
• ツールと材料：Socrates IPツール、ARM Design Studio、仮想システムモデル
• サポート：標準ARMテクニカルサポート、ARMオンライン研修、メンテナンスアップデート、オンサイト研修および設計レビューへのクレジット

ARMコアは、特にPDAやスマートフォンなど、多くの製品で使用されています。コンピューティングの例としては、マイクロソフトの初代Surface、Surface 2、Pocket PC （ 2002年以降）、AppleのiPad、AsusのEee Pad Transformerタブレットコンピュータ、そしていくつかのChromebookノートパソコンなどが挙げられます。その他にも、AppleのiPhoneスマートフォンやiPodポータブルメディアプレーヤー、CanonのPowerShotデジタルカメラ、Nintendo Switchハイブリッド機、Wiiセキュリティプロセッサ、3DS携帯ゲーム機、TomTomのターンバイターンナビゲーションシステムなどがあります。

2005年、Armはマンチェスター大学のコンピュータSpiNNakerの開発に参加し、人間の脳をシミュレートするためにARMコアを使用した。^{[ 113 ]}

ARMチップは、非常に小型で安価であり、消費電力も非常に少ないため、Raspberry Pi、BeagleBoard、BeagleBone、PandaBoardなどのシングルボードコンピュータにも使用されています。

ARMv1

26ビットアドレッシング - 2000年6月時点で廃止。^{[ 114 ]}

ARMv2

乗算および乗算加算命令、コプロセッサのサポート - すべてのバリアントは2000年6月時点で廃止されました。^{[ 114 ]}

ARMv2a

アトミックなロード・ストア命令。

ARMv3

32ビットアドレッシング^{[ 114 ]} - すべてのバリアントは2005年7月時点で廃止されました。^{[ 115 ]}

ARMv3G

26ビットアドレッシングはサポートされていません。^{[ 114 ]}

ARMv3M

長い符号付き乗数。^{[ 114 ]}

ARMv4

ハーフワードロードおよびストア命令、符号拡張バイトおよびハーフワードロード命令、26ビットアドレッシングサポートが削除されました^{[ 114 ]}

ARMv4xM

ARMv4、ただし長乗算なし^{[ 114 ]} - 2005年7月時点で廃止^{[ 115 ]}

ARMv4T

ARMv4とThumb命令セットのバージョン1 ^{[ 114 ]}

ARMv4TxM

ARMv4T、ただし長乗算なし^{[ 114 ]} - 2005年7月時点で廃止^{[ 115 ]}

ARMv5

先頭ゼロを数える命令^{[ 114 ]} - 2005 年 7 月現在廃止^{[ 115 ]}

ARMv5xM

ARMv5、ただし長乗算なし^{[ 114 ]} - 2005年7月時点で廃止^{[ 115 ]}

ARMv5T

ARMv5とThumbのバージョン2 ^{[ 114 ]}

ARMv5TxM

ARMv5T、ただし長乗算なし^{[ 114 ]} - 2005年7月時点で廃止^{[ 115 ]}

ARMv5TE

ARMv5Tと拡張DSP命令^{[ 114 ]}

ARMv5TExP

ARMv5TEだがLDRD、、、、、拡張DSP命令は^含まMCRRないMRRC[ ^{114 ]}PLDSTRD

ARMv5TEJ

ARMv5TEとJazelle ^{[ 115 ]}

ARMv6

完全な ARMv5TEJ; バイト反転命令; 排他アクセスロードおよびストア命令; バイトおよびハーフワードの符号拡張およびゼロ拡張命令; SIMD メディア命令; アラインメントされていないアクセスのサポート^{[ 115 ]}

ARMv6K

ARMv6はマルチプロセッサシステムをサポートする命令セットを備えています^{[ 116 ]}

ARMv6T2

ARMv6とThumb-2命令セット^{[ 116 ]}

ARMv7

ARMv7-A、ARMv7-R

オプションの符号付きおよび符号なし除算、メモリおよび同期バリア命令、プリロード命令ヒント命令^{[ 116 ]}

ARMv7-M

親指2のみ^{[ 117 ]}

ARMv8

AArch32とAArch64という2つの実行状態を導入します。前者は32ビットARM命令セット（A32）とThumb-2命令セット（T32）をサポートし、後者は32個の64ビットレジスタを持つ新しい命令セット（A64）をサポートします。

ARMv8-A AArch32、ARMv8-R AArch32

ロード取得およびストア解放命令、暗号化命令、データバリア命令拡張、ローカルイベント送信命令^{[ 118 ]}

ARMv8-M

変異型Thumb-2のみ^{[ 119 ]}

Mプロファイルを除き、32ビットARMアーキテクチャは、実装されたアーキテクチャ機能に応じて、複数のCPUモードを規定しています。CPUは、どの時点においても1つのモードしか取ることができませんが、外部イベント（割り込み）やプログラムによってモードを切り替えることができます。^{[ 120 ]}

• ユーザーモード：唯一の非特権モード。
• FIQモード：プロセッサが高速割り込み要求を受け入れるたびに実行される特権モード。
• IRQモード：プロセッサが割り込みを受け入れるたびに移行する特権モード。
• スーパーバイザ（svc）モード： CPUがリセットされたとき、またはSVC命令が実行されたときに必ず入る特権モード。
• アボートモード：プリフェッチアボートまたはデータアボート例外が発生したときにいつでも入ることができる特権モード。
• 未定義モード：未定義命令例外が発生した際に必ず入ることができる特権モード。
• システムモード（ARMv4以降）：例外処理によって移行されることなく移行できる唯一の特権モードです。このモードには、別の特権モード（ユーザーモード以外）から、現在のプログラムステータスレジスタ（CPSR）のモードビットに明示的に書き込む命令を実行することによってのみ移行できます。
• モニターモード（ARMv6およびARMv7セキュリティ拡張機能、ARMv8 EL3）： ARMコアにおけるTrustZone拡張機能をサポートするために、モニターモードが導入されました。
• Hyp モード (ARMv7 仮想化拡張機能、ARMv8 EL2): CPU の非セキュア動作に対するPopek および Goldberg 仮想化要件をサポートするハイパーバイザ モード。 ^{[ 121 ] [ 122 ]}
• スレッドモード（ARMv6-M、ARMv7-M、ARMv8-M）：特権モードまたは非特権モードとして指定できるモードです。メインスタックポインタ（MSP）またはプロセススタックポインタ（PSP）のどちらを使用するかも、特権アクセスでCONTROLレジスタに指定できます。このモードはRTOS環境におけるユーザータスク向けに設計されていますが、通常はベアメタル環境でスーパーループに使用されます。
• ハンドラーモード（ARMv6-M、ARMv7-M、ARMv8-M）：例外処理専用のモードです（ただし、RESETはスレッドモードで処理されます）。ハンドラーモードは常にMSPを使用し、特権レベルで動作します。

当初のARM実装は、マイクロコードを使用せず、ハードウェアで配線されていた。これは、以前のAcornマイクロコンピュータで使用されていた、はるかにシンプルな8ビット6502プロセッサと同様である。

32ビットARMアーキテクチャ（および大部分の64ビットアーキテクチャ）には、以下のRISC機能が含まれています。

• ロードストアアーキテクチャ。
• アーキテクチャのオリジナルバージョンでは、アラインメントされていないメモリ アクセスはサポートされていません。ARMv6 以降では、一部のマイクロコントローラ バージョンを除き、ハーフワードおよびシングルワードのロード/ストア命令に対してアラインメントされていないアクセスがサポートされていますが、アトミック性が保証されないなどの制限があります。^{[ 123 ] [ 124 ]}
• 統一された16×32ビットのレジスタファイル（プログラムカウンタ、スタックポインタ、リンクレジスタを含む）。
•  デコードとパイプライン処理を容易にするため、命令幅を32ビットに固定したが、その代償としてコード密度が低下した。その後、Thumb命令セットでは16ビット命令が追加され、コード密度が向上した。
• ほぼ1クロックサイクルで実行される。

Intel 80286やMotorola 68020といったプロセッサと比較して、設計が簡素化されていることを補うために、いくつかの追加的な設計上の特徴が採用された。

• ほとんどの命令を条件付きで実行することで、分岐オーバーヘッドが削減され、初期のチップに分岐予測器がなかったことを補うことができる。
• 算術命令は、必要な場合にのみ条件コードを変更します。
• 32ビットバレルシフタは、ほとんどの算術命令およびアドレス計算において、パフォーマンスの低下なしに使用できます。
• 強力なインデックスアドレッシングモードを備えています。
• リンクレジスタは、高速なリーフ関数呼び出しをサポートします。
• シンプルながら高速な2優先度レベルの割り込みサブシステムが、レジスタバンクを切り替えた。

int gcd ( int a , int b ) { while ( a != b ) // a < b または a > b の場合にループに入りますが、a == b の場合は入りませんif ( a > b ) // a > b の場合、次の処理を実行しますa -= b ; else // a < b の場合、次の処理を実行します (while 条件で a != b がチェックされるため、if (a < b) は不要です) b -= a ; return a ; }

ループ: // aとbを比較するGT = a > b ; LT = a < b ; NE = a != b ;// フラグの結果に基づいて操作を実行しますif ( GT ) a -= b ; // より大きい場合のみ減算しますif ( LT ) b -= a ; // より小さい場合のみ減算しますif ( NE ) goto loop ; // 比較した値が等しくない場合のみループしますreturn a ;

; aをレジスタr0に、bをレジスタr1に代入するloop: CMP r0 , r1 ; a ≠ b の場合は条件「NE」、; a > b の場合は「GT」、; a < b の場合は「LT」を設定する SUBGT r0 , r0 , r1 ; 「GT」（より大きい）の場合、a = a − b SUBLT r1 , r1 , r0 ; 「LT」（より小さい）の場合、b = b − a BNE loop ; 「NE」（等しくない）の場合、ループB lr ; 戻る

a += ( j << 2 );

ADD Ra 、Ra 、Rj 、LSL #2

最新のARMプロセッサはすべてハードウェアデバッグ機能を備えており、ソフトウェアデバッガがリセットからコードの停止、ステップ実行、ブレークポイント設定などの操作を実行できます。これらの機能はJTAGサポートを使用して構築されていますが、一部の新しいコアはオプションでARM独自の2線式「SWD」プロトコルをサポートしています。ARM7TDMIコアでは、「D」はJTAGデバッグサポートを、「I」は「EmbeddedICE」デバッグモジュールの存在を表していました。ARM7およびARM9コア世代では、JTAG経由のEmbeddedICEが事実上のデバッグ標準でしたが、アーキテクチャ上保証されていたわけではありませんでした。

ARMv7アーキテクチャは、アーキテクチャレベルで基本的なデバッグ機能を定義しています。これには、ブレークポイント、ウォッチポイント、および「デバッグモード」での命令実行が含まれます。同様の機能はEmbeddedICEでも利用可能でした。「停止モード」と「モニタモード」の両方のデバッグがサポートされています。デバッグ機能にアクセスするために使用される実際のトランスポートメカニズムはアーキテクチャで規定されていませんが、実装では一般的にJTAGサポートが含まれています。

ARMには「CoreSight」という別のデバッグアーキテクチャが存在するが、これはARMv7プロセッサのアーキテクチャ上必須ではない。

デジタル信号処理およびマルチメディアアプリケーション向けにARMアーキテクチャを改善するために、DSP命令が命令セットに追加されました。^{[ 136 ]}これらは、ARMv5TEおよびARMv5TEJアーキテクチャの名前の「E」で示されます。Eバリアントは、T、D、M、およびIも意味します。

これらの新しい命令は、デジタル信号プロセッサ（DSP）アーキテクチャで一般的に用いられています。これには、符号付き乗算累積、飽和加算および減算、先頭ゼロカウントなどのバリエーションが含まれます。

First introduced in 1999, this extension of the core instruction set contrasted with ARM's earlier DSP coprocessor known as Piccolo, which employed a distinct, incompatible instruction set whose execution involved a separate program counter.^[137] Piccolo instructions employed a distinct register file of sixteen 32-bit registers, with some instructions combining registers for use as 48-bit accumulators and other instructions addressing 16-bit half-registers. Some instructions were able to operate on two such 16-bit values in parallel. Communication with the Piccolo register file involved load to Piccolo and store from Piccolo coprocessor instructions via two buffers of eight 32-bit entries. Described as reminiscent of other approaches, notably Hitachi's SH-DSP and Motorola's 68356, Piccolo did not employ dedicated local memory and relied on the bandwidth of the ARM core for DSP operand retrieval, impacting concurrent performance.^[138] Piccolo's distinct instruction set also proved not to be a "good compiler target".^[137]

Introduced in the ARMv6 architecture, this was a precursor to Advanced SIMD, also named Neon.^[139]

Jazelle DBX (Direct Bytecode eXecution) is a technique that allows Java bytecode to be executed directly in the ARM architecture as a third execution state (and instruction set) alongside the existing ARM and Thumb-mode. Support for this state is signified by the "J" in the ARMv5TEJ architecture, and in ARM9EJ-S and ARM7EJ-S core names. Support for this state is required starting in ARMv6 (except for the ARMv7-M profile), though newer cores only include a trivial implementation that provides no hardware acceleration.

To improve compiled code density, processors since the ARM7TDMI (released in 1994^[140]) have featured the Thumbcompressed instruction set, which have their own state. (The "T" in "TDMI" indicates the Thumb feature.) When in this state, the processor executes the Thumb instruction set, a compact 16-bit encoding for a subset of the ARM instruction set.^[141] Most of the Thumb instructions are directly mapped to normal ARM instructions. The space saving comes from making some of the instruction operands implicit and limiting the number of possibilities compared to the ARM instructions executed in the ARM instruction set state.

Thumbでは、16ビットオペコードの機能は制限されています。例えば、分岐のみが条件付きで実行でき、多くのオペコードはCPUの汎用レジスタの半分しかアクセスできません。オペコードが短いことで、一部の操作には追加の命令が必要になりますが、コード密度は全体的に向上します。メモリポートやバス幅が32 ビット未満に制限されている場合、Thumbの短いオペコードは、32ビットARMコードと比較してパフォーマンスが向上します。これは、制限されたメモリ帯域幅でプロセッサにロードする必要のあるプログラムコードが少なくなるためです。

Cray-1やHitachi SuperHのような可変長（16ビットまたは32ビット）命令を持つプロセッサアーキテクチャとは異なり、ARMとThumbの命令セットは互いに独立して存在します。Game Boy Advanceなどの組み込みハードウェアでは、通常、32ビットのデータパスでアクセスできるRAMは少量で、大部分は16ビット以下のセカンダリデータパスを介してアクセスされます。このような状況では、通常、Thumbコードをコンパイルし、CPU負荷の高いセクションの一部を32ビットのARM命令で手動で最適化し、これらのより広い命令を32ビットバスでアクセス可能なメモリに配置するのが合理的です。

Thumb命令デコーダを搭載した最初のプロセッサはARM7TDMIでした。ARM9以降、XScaleを含む32ビット命令セットをサポートするすべてのプロセッサには、Thumb命令デコーダが搭載されています。これには、ARMがライセンス供与を受けたHitachi SuperH（1992）から採用された命令が含まれています。^{[ 142 ]} ARMの最小プロセッサフ​​ァミリ（Cortex M0およびM1）は、最低コストのアプリケーションで最大のパフォーマンスを実現するために、16ビットThumb命令セットのみを実装しています。32ビットアドレッシングをサポートしないARMプロセッサもThumbを省略しています。

Thumb-2テクノロジーは、2003年に発表されたARM1156 コアで導入されました。Thumb-2は、Thumbの限られた16ビット命令セットに32ビット命令を追加することで、命令セットの幅を広げ、可変長命令セットを実現しました。Thumb-2の目標は、32ビットメモリ上でARM命令セットと同等のパフォーマンスを維持しながら、Thumbと同等のコード密度を達成することでした。

Thumb-2 は、ビットフィールド操作、テーブル分岐、条件付き実行によって Thumb 命令セットを拡張します。同時に、ARM 命令セットも拡張され、両方の命令セットで同等の機能を維持します。新しい「統合アセンブリ言語」（UAL）は、同じソースコードから Thumb 命令または ARM 命令のいずれかを生成することをサポートします。ARMv7 プロセッサで見られる Thumb のバージョンは、基本的に ARM コードと同等の機能を備えています (割り込みハンドラを記述する機能を含む)。これには少し注意が必要で、新しい「IT」（if-then）命令を使用します。この命令は、テストされた条件またはその逆に基づいて、最大 4 つの連続した命令を実行できます。ARM コードにコンパイルする場合は無視されますが、Thumb にコンパイルする場合は実際の命令が生成されます。例:

; if (r0 == r1) CMP r0 , r1 ITE EQ ; ARM: コードなし ... Thumb: IT 命令; then r0 = r2; MOVEQ r0 , r2 ; ARM: 条件付き; Thumb: ITE 'T' (then) による条件; else r0 = r3; MOVNE r0 , r3 ; ARM: 条件付き; Thumb: ITE 'E' (else) による条件; Thumb の MOV 命令には「EQ」または「NE」をエンコードするビットがないことに注意してください。

すべての ARMv7 チップは Thumb 命令セットをサポートしています。ARMv7 をサポートする Cortex-A シリーズのすべてのチップ、すべての Cortex-R シリーズ、およびすべての ARM11 シリーズは「ARM 命令セット状態」と「Thumb 命令セット状態」の両方をサポートしていますが、Cortex-Mシリーズのチップは Thumb 命令セットのみをサポートしています。^{[ 143 ] [ 144 ] [ 145 ]}

ThumbEE（一部のARMドキュメントでは誤ってThumb-2EEと呼ばれている）は、Jazelle RCT ^{[ 146 ]}（ランタイムコンパイルターゲット）として販売され、2005年に発表され、2011年に非推奨となった。最初に登場したのはCortex-A8プロセッサである。ThumbEEは、Thumb-2拡張命令セットに小さな変更を加えた4番目の命令セット状態である。これらの変更により、命令セットは、マネージド実行環境で実行時に生成されるコード（ JITコンパイルなど）に特に適している。ThumbEEは、 Java、C#、Perl、Pythonなどの言語のターゲットであり、JITコンパイラがパフォーマンスを低下させることなく、より小さなコンパイル済みコードを出力できるようにする。

ThumbEE が提供する新機能には、すべてのロードおよびストア命令に対する自動ヌルポインタチェック、配列境界チェックを実行する命令、およびハンドラを呼び出す特別な命令が含まれます。さらに、Thumb-2 テクノロジーを使用しているため、ThumbEE はレジスタ r8〜r15 (Jazelle/DBX Java VM の状態が保持される場所) へのアクセスを提供します。^{[ 147 ]}ハンドラは、頻繁に呼び出されるコードの小さなセクションであり、新しいオブジェクトのメモリ割り当てなど、高レベル言語を実装するためによく使用されます。これらの変更は、少数のオペコードを再利用し、コアが新しい ThumbEE 状態にあることを認識することによって実現されます。

2011年11月23日、ArmはThumbEE命令セットの使用を非推奨とし、^{[ 148 ]} Armv8はThumbEEのサポートを削除しました。

VFP (Vector Floating Point) テクノロジーは、ARM アーキテクチャ^{[ 149 ]}の浮動小数点ユニット(FPU) コプロセッサ拡張機能です(Armv8 では実装が異なり、コプロセッサは定義されていません)。これは、ANSI/IEEE Std 754-1985 バイナリ浮動小数点演算規格に完全に準拠した、低コストの単精度および倍精度浮動小数点演算を提供します。VFP は、PDA、スマートフォン、音声圧縮および解凍、3 次元グラフィックスおよびデジタルオーディオ、プリンタ、セットトップボックス、車載アプリケーションなど、幅広いアプリケーションに適した浮動小数点演算を提供します。VFP アーキテクチャは、短い「ベクトルモード」命令の実行をサポートすることを意図していましたが、これらの命令は各ベクトル要素に対して順次動作するため、真の単一命令複数データ(SIMD) ベクトル並列処理のパフォーマンスは提供されませんでした。そのため、このベクトルモードは導入後まもなく削除され、^{[ 150 ]}はるかに強力なアドバンストSIMD（Neonとも呼ばれる）に置き換えられた。

Some devices such as the ARM Cortex-A8 have a cut-down VFPLite module instead of a full VFP module, and require roughly ten times more clock cycles per float operation.^[151] Pre-Armv8 architecture implemented floating-point/SIMD with the coprocessor interface. Other floating-point and/or SIMD units found in ARM-based processors using the coprocessor interface include FPA, FPE, iwMMXt, some of which were implemented in software by trapping but could have been implemented in hardware. They provide some of the same functionality as VFP but are not opcode-compatible with it. FPA10 also provides extended precision, but implements correct rounding (required by IEEE 754) only in single precision.^[152]

VFPv1

Obsolete

VFPv2

An optional extension to the ARM instruction set in the ARMv5TE, ARMv5TEJ and ARMv6 architectures. VFPv2 has 16 64-bit FPU registers.

VFPv3 or VFPv3-D32

Implemented on most Cortex-A8 and A9 ARMv7 processors. It is backward-compatible with VFPv2, except that it cannot trap floating-point exceptions. VFPv3 has 32 64-bit FPU registers as standard, adds VCVT instructions to convert between scalar, float and double, adds immediate mode to VMOV such that constants can be loaded into FPU registers.

VFPv3-D16

As above, but with only 16 64-bit FPU registers. Implemented on Cortex-R4 and R5 processors and the Tegra 2 (Cortex-A9).

VFPv3-F16

Uncommon; it supports IEEE754-2008 half-precision (16-bit) floating point as a storage format.

VFPv4 or VFPv4-D32

Implemented on Cortex-A12 and A15 ARMv7 processors, Cortex-A7 optionally has VFPv4-D32 in the case of an FPU with Neon.^[153] VFPv4 has 32 64-bit FPU registers as standard, adds both half-precision support as a storage format and fused multiply-accumulate instructions to the features of VFPv3.

VFPv4-D16

As above, but it has only 16 64-bit FPU registers. Implemented on Cortex-A5 and A7 processors in the case of an FPU without Neon.^[153]

VFPv5-D16-M

Implemented on Cortex-M7 when single and double-precision floating-point core option exists.

In DebianLinux and derivatives such as Ubuntu and Linux Mint, armhf (ARM hard float) refers to the ARMv7 architecture including the additional VFP3-D16 floating-point hardware extension (and Thumb-2) above. Software packages and cross-compiler tools use the armhf vs. arm/armel suffixes to differentiate.^[154]

Advanced SIMD拡張機能 ( Neonまたは「MPE」メディア処理エンジンとも呼ばれる) は、メディアおよび信号処理アプリケーションに標準化されたアクセラレーションを提供する、 64 ビットおよび128 ビットのSIMD 命令セットを組み合わせたものです。Neon はすべての Cortex-A8 デバイスに含まれていますが、Cortex-A9 デバイスではオプションです。 ^{[ 155 ]} Neon は、10 MHz で動作する CPU で MP3 オーディオ デコードを実行でき 、 13 MHz でGSM適応型マルチレート(AMR) 音声コーデックを実行できます 。包括的な命令セット、個別のレジスタ ファイル、および独立した実行ハードウェアを備えています。^{[ 156 ]} Neon は、8、16、32、および 64 ビットの整数と単精度 (32 ビット) 浮動小数点データ、およびオーディオおよびビデオ処理、グラフィックスおよびゲーム処理を処理するための SIMD 演算をサポートしています。Neon では、SIMD は 同時に最大 16 個の演算をサポートします。 Neon ハードウェアは、VFP で使用されている浮動小数点レジスタと同じものを使用しています。ARM Cortex-A8 や Cortex-A9 などのデバイスは 128 ビットのベクトルをサポートしていますが、 一度に 64 ビットずつ実行します^{[ 151 ]}  。一方、Cortex-A15 などのより強力な CPU は、一度に128 ビットを実行できます。 ^{[ 157 ] [ 158 ]}

Armv7 デバイスにおける Neon の癖は、すべてのサブノーマル数をゼロにフラッシュすることであり、その結果、非ノーマル数の損失を許可する がオンになっていない限り、 GCCコンパイラはそれを使用しません-funsafe-math-optimizations。Armv8 以降に定義された「拡張」 Neon にはこの癖はありませんが、GCC 8.2の時点では、Neon 命令を有効にするには依然として同じフラグが必要です。^{[ 159 ]}一方、GCC は、Armv8 の AArch64 上で Neon が安全であると考えています。

ProjectNe10はARM初のオープンソースプロジェクトです（当初から。ARMは以前からMbed TLSという名称のプロジェクトを買収していました）。Ne10ライブラリは、NeonとCの両方で記述された、一般的で便利な関数のセットです（互換性のため）。このライブラリは、開発者がNeonを学習することなくNeonの最適化を使用できるようにするために作成されましたが、一般的なDSP、算術、画像処理ルーチン用の高度に最適化されたNeon組み込み関数とアセンブリコードの例のセットとしても機能します。ソースコードはGitHubで入手できます。^{[ 160 ]}

HeliumはMプロファイルベクトル拡張（MVE）です。150以上のスカラー命令とベクトル命令を追加します。^{[ 161 ]}

ARMv6以降、ARMアーキテクチャは実行禁止ページ保護をサポートしており、これはeXecute Never（決して実行しない）の略でXNと呼ばれています。^{[ 174 ]}

物理アドレスのサイズを32ビットから40ビットに拡張する大規模物理アドレス拡張（LPAE）は、2011年にArmv7-Aアーキテクチャに追加されました。^{[ 175 ]}

64ビット（Armv8-A）アーキテクチャに基づくプロセッサでは、物理アドレスサイズがさらに大きくなる可能性があります。たとえば、Cortex-A75およびCortex-A65AEでは44ビットです。^{[ 176 ]}

Armv8-Aアーキテクチャの後に発表されたArmv8 -RおよびArmv8-Mアーキテクチャは、Armv8-Aといくつかの機能を共有しています。しかし、Armv8-Mには64ビットAArch64命令は含まれておらず、Armv8-Rも当初はAArch64命令を含んでいませんでした。これらの命令は後にArmv8-Rに追加されました。

WineプロジェクトのWinelibとリンクされ、ARM用に再コンパイルされたWindowsアプリケーションは、Linux、FreeBSD、またはその他の互換性のあるオペレーティングシステムの32ビットまたは64ビットARM上で実行できます。^{[ 238 ] [ 239 ]}例えば、ARM用に特別にコンパイルされていないx86バイナリは、 Wine（Linuxなど）を使用したQEMUでARM上で動作することが実証されていますが、Winelibを使用した場合と同じ速度や機能では動作しません。