半導体知的財産コア

電子設計において、半導体知的財産コア( SIP コア)、IP コア、またはIP ブロックは、一方の当事者の知的財産であるロジック、セル、または集積回路レイアウト設計の再利用可能な単位です。IP コアは、別の当事者にライセンス供与することも、単一の当事者が所有して使用することもできます。この用語は、設計に存在する特許またはソース コードの著作権のライセンス供与に由来しています。システム オン チップ(SoC)、特定用途向け集積回路(ASIC)、およびフィールド プログラマブル ゲート アレイ(FPGA) ロジックのシステムの設計者は、IP コアをビルディング ブロックとして使用できます。

チップ設計におけるIPコアのライセンス供与と使用は、1990年代に一般的になりました。^[1]市場には多くのライセンサーとファウンドリが競合していました。2013年に最も広くライセンス供与されたIPコアは、 Arm Holdings（市場シェア43.2%）、Synopsys Inc.（市場シェア13.9%）、Imagination Technologies（市場シェア9%）、Cadence Design Systems（市場シェア5.1%）のものでした。^[2]

チップ設計における IP コアの使用は、コンピュータ プログラミング用のライブラリやプリント回路基板設計用の個別の集積回路コンポーネントの使用に似ています。それぞれは、作成者によって検証され、より大きな設計に統合された、 定義されたインターフェイスと動作を持つ設計ロジックの再利用可能なコンポーネントです。

IP コアは、一般的にVerilogやVHDLなどのハードウェア記述言語で合成可能な RTLとして提供されます。これらは、コンピュータ プログラミングの分野では C などの低レベル言語に類似しています。チップ設計者にRTL として提供される IP コアにより、チップ設計者は機能レベルで設計を変更できますが、多くの IP ベンダーは変更された設計に対する保証やサポートを提供していません。 ^{[引用が必要]}

IP コアは、汎用ゲート レベルネットリストとして提供されることもあります。ネットリストは、汎用ゲートまたはプロセス固有の標準セルとして実装された IP の論理関数のブール代数表現です。汎用ゲートとして実装された IP コアは、どのプロセス技術でもコンパイルできます。ゲート レベル ネットリストは、コンピュータ プログラミングの分野におけるアセンブリ コードリストに似ています。ネットリストにより、IP コア ベンダーはリバース エンジニアリングに対して適切な保護を受けることができます。「集積回路レイアウト設計保護」も参照してください。

ネットリスト コアと合成可能コアはどちらも合成、配置、配線( SPR ) 設計フローを可能にするため、ソフト コアと呼ばれます。

ハード コア (またはハード マクロ) は、チップ設計者が機能を大幅に変更できないアナログまたはデジタル IP コアです。これらは通常、特定のプロセス テクノロジに固有の低レベルの物理的記述として定義されます。通常、ハード コアは、特定のテクノロジのチップ タイミング パフォーマンスと領域をより正確に予測できます。^{[引用が必要]}

アナログおよびミックスドシグナルロジックは、通常、ハードコアとして配布されます。したがって、アナログ IP ( SerDes、PLL、DAC、ADC、PHYなど) は、トランジスタレイアウト形式 ( GDSIIなど) でチップメーカーに提供されます。デジタル IP コアもレイアウト形式で提供されることがあります。

低レベルのトランジスタレイアウトは、ターゲットファウンドリのプロセス設計ルールに従う必要があります。したがって、あるファウンドリのプロセス用に提供されたハードコアを、別のプロセスまたはファウンドリに簡単に移植することはできません。マーチャントファウンドリオペレーター（IBM、富士通、サムスン、TIなど）は、独自のファウンドリプロセス用に構築されたさまざまなハードマクロIP機能を提供しており、顧客のロックインを確実にするのに役立ちます。

最もよく知られている IP コアの多くは、ソフト マイクロプロセッサ設計です。その命令セットは、 8051やPICなどの小型 8 ビット プロセッサから、ARM アーキテクチャやRISC-V アーキテクチャなどの 32 ビットおよび 64 ビット プロセッサまで多岐にわたります。このようなプロセッサは、多くの組み込みシステムの「頭脳」を形成します。必要なロジックが少ないため、通常はx86のようなCISC 命令セットではなくRISC 命令セットです。そのため、設計は小型です。さらに、x86 リーダーの Intel と AMD は、プロセッサ設計の知的財産を厳重に保護しており、 x86-64マイクロプロセッサラインにはこのビジネス モデルを採用していません。

IP コアは、 PCI Express、SDRAM、Ethernet、LCD ディスプレイ、AC'97オーディオ、USBなどのさまざまな周辺コントローラにもライセンス供与されます。 これらのインターフェイスの多くでは、チップ外部の 高速、高電圧、または高インピーダンス信号を駆動および受信するために、デジタル ロジックとアナログ IP コアの両方が必要です。

「ハードワイヤード」（上記のソフトウェア プログラム可能なソフト マイクロプロセッサとは対照的）デジタル ロジック IP コアも、MP3オーディオ デコード、3D GPU、デジタル ビデオエンコード/デコードなどの固定機能や、 FFT、DCT、Viterbiコーディングなどのその他のDSP機能に対してライセンス供与されます。

IP コアの開発者とライセンサーの規模は、個人から数十億ドル規模の企業まで多岐にわたります。開発者とそのチップ製造顧客は、世界中に存在します。

シリコン知的財産( SIP、シリコン IP ) は、半導体企業が自社の技術を知的財産として顧客にライセンス供与するビジネス モデルです。このようなビジネス モデルを採用している企業はファブレス半導体企業であり、顧客に物理的なチップを提供するのではなく、特定の機能ブロックを提供することで顧客のチップ開発を容易にするだけです。通常、顧客は半導体企業または社内に半導体開発を持つモジュール開発者です。複雑なデバイスを製造したい企業は、追加の時間とコストがかかる独自の設計を開発する代わりに、マイクロプロセッサなどの他の企業の十分にテストされた機能ブロックを使用する権利をライセンス供与する場合があります。

シリコン IP 業界は長年にわたって安定した成長を遂げてきました。最も成功しているシリコン IP 企業には、スター IPと呼ばれることが多いARM HoldingsやSynopsysなどがあります。ガートナー グループは、2005 年のシリコン IP 関連の総売上高を 15 億ドルと推定し、年間成長率は約 30% と予想しています。^{[3] [更新が必要]}

IP 強化は、実績のある設計を再利用し、市場投入までの時間が短く、製造リスクが低いソリューションを生成して、設計コアの知的財産(IP) (またはシリコン知的財産)を提供するプロセスです。

たとえば、デジタル信号プロセッサ(DSP) はRTL形式のソフト コアから開発され、さまざまなテクノロジやさまざまなファウンドリを対象にして、さまざまな実装を生み出すことができます。IP 強化のプロセスは、ソフト コアから再利用可能なハード (ハードウェア) コアを生成することです^{[説明が必要]}。このようなハード IP の主な利点は、IP が事前に実装されているため予測可能な特性を持ちながら、ソフト コアの柔軟性も備えていることです。検証用のシミュレーション用のモデル セットが付属している場合もあります。

ソフト IP を強化するには、対象技術の品質、設計目標、および方法論を採用する必要があります。ハード IP は、対象技術とアプリケーションで実証されています。たとえば、GDS II 形式のハード コアは、DRC (設計ルール チェック) と LVS (レイアウトと回路図を参照) でクリーンであると言われています。つまり、特定のファウンドリによる製造に必要なすべてのルールに合格できるということです。^{[4] [5]}

2000年頃から、OpenCores.orgはさまざまなソフトコアを提供してきましたが、そのほとんどはVHDLとVerilogで書かれています。これらのコアはすべて、GNU General Public LicenseやBSDのようなライセンスなどの無料のオープンソースソフトウェアライセンスの下で提供されています。^{[6] 2010年以降、} RISC-V などの取り組みにより、利用可能なIPコアの数が大幅に増加しました（2019年までに約50 ^[7]）。これにより、安全で効率的な設計を開発するためのコラボレーションが促進されました。^[8]

• 半導体IPコアベンダー一覧
• 半導体
• 半導体製造工場（ファウンドリ）
• マスクワーク
• ファブレス製造
• 集積回路レイアウト設計保護

• オープンコア「コアの設計と公開」（LGPLライセンスに基づく）
• Altera コア FPGA 用の無料リファレンス IP コア
• オープンソース半導体コアライセンス、25 Harvard Journal of Law & Technology 131 (2011) オープンソース半導体コアの法律、技術、ビジネスを分析する記事