電界効果トランジスタ

電界効果トランジスタ( FET )は、電界を使用して半導体を流れる電流を制御するトランジスタの一種です。FET には、接合型 FET (JFET) と金属酸化膜半導体 FET (MOSFET)の 2 種類があります。FET には、ソース、ゲート、ドレインの 3 つの端子があります。FET は、ゲートに電圧を印加してドレインとソース間の導電性を変化させることで電流を制御します。

FET は単一キャリア型動作を伴うため、ユニポーラトランジスタとも呼ばれます。つまり、FET は動作時に電荷キャリアとして電子(n チャネル) または正孔(p チャネル)のいずれかを使用しますが、両方を使用することはありません。電界効果トランジスタにはさまざまな種類があります。電界効果トランジスタは一般に、低周波数で非常に高い入力インピーダンスを示します。最も広く使用されている電界効果トランジスタはMOSFET (金属酸化物半導体電界効果トランジスタ) です。

歴史

電界効果トランジスタ（FET）の概念は、オーストリア＝ハンガリー生まれの物理学者ジュリアス・エドガー・リリエンフェルトが1925年に初めて特許を取得し^[1]、オスカー・ハイルが1934年に特許を取得しましたが、この概念に基づいた実用的な半導体デバイスを構築することができませんでした。トランジスタ効果は、17年の特許が失効した直後の1947年に、ベル研究所でウィリアム・ショックレーの下で働いていたジョン・バーディーンおよびウォルター・ハウザー・ブラッテンによって観察され説明されました。ショックレーは当初、半導体の導電性を調整することで実用的なFETを構築しようとしましたが、主に表面状態、ダングリングボンド、ゲルマニウムと銅の化合物材料に関する問題のために失敗しました。実際に機能するFETを作れなかった理由を解明しようとする過程で、バーディーン氏とブラッテンは1947年に点接触型トランジスタを発明し、その後ショックレー氏が1948年にバイポーラ接合型トランジスタを発明した。 ^[2]^[3]

最初にうまく作られたFETデバイスは、接合型電界効果トランジスタ（JFET）でした。^[2] JFETは、1945年にハインリッヒ・ウェルカーによって最初に特許を取得しました。 ^[4]短いチャネルを持つJFETの一種である静電誘導トランジスタ（SIT）は、1950年に日本のエンジニアである西澤潤一と渡辺善治によって発明されました。1952年にショックレーがJFETを理論的に扱った後、1953年にジョージ・C・デイシーとイアン・M・ロスによって実用的なJFETが作られました。 ^[5]しかし、JFETには、接合型トランジスタ全般に影響を及ぼす問題がまだありました。^{[6]接合型トランジスタは比較的かさばるデバイスであり、}大量生産が困難であったため、いくつかの特殊な用途に限定されていました。絶縁ゲート電界効果トランジスタ（IGFET）は接合型トランジスタの潜在的な代替として理論化されましたが、研究者は実際に機能するIGFETを構築することができませんでした。主な原因は、外部電界が材料に浸透するのを妨げる厄介な表面準位障壁でした。^[6] 1950年代半ばまでに、研究者はFETの概念をほぼ諦め、代わりにバイポーラ接合型トランジスタ（BJT）技術に焦点を当てました。^[7]

MOSFET技術の基礎は、ウィリアム・ショックレー、ジョン・バーディーン、ウォルター・ブラッテンの研究によって築かれました。ショックレーは1945年に独立してFETのコンセプトを思いつきましたが、実際に機能するデバイスを作ることはできませんでした。翌年、バーディーンは表面状態の観点から自分の失敗を説明しました。バーディーンは半導体の表面状態の理論を応用し（表面状態に関する以前の研究は1939年にショックレー、 1932年にイゴール・タムによって行われました）、半導体表面に引き寄せられる余分な電子のために外部場が表面でブロックされることに気付きました。電子はそれらの局在した状態に閉じ込められ、反転層を形成します。バーディーンの仮説は表面物理学の誕生を示しました。その後バーディーンは、ショックレーがFET設計で思い描いていた非常に薄い半導体層の代わりに反転層を使用することを決定しました。バーディーンは自身の理論に基づき、1948年にMOSFETの原型である反転層を備えた絶縁ゲートFET (IGFET)の特許を取得した。反転層は少数キャリアの流れを制限し、変調と伝導性を高めるが、その電子輸送はゲートの絶縁体、または反転層の上に堆積された絶縁体として使用される酸化物の品質に依存する。バーディーンの特許と反転層の概念は、今日のCMOS技術の基礎を形成している。1976年にショックレーはバーディーンの表面状態仮説を「半導体プログラムにおける最も重要な研究アイデアの1つ」と評した。^[8]

バーディーンの表面状態理論の後、3人は表面状態の影響を克服しようとした。1947年後半、ロバート・ギブニーとブラッテンは、表面状態の影響を克服するために金属と半導体の間に電解質を置くことを提案した。彼らのFETデバイスは機能したが、増幅は貧弱だった。バーディーンはさらに進んで、むしろ反転層の導電性に焦点を当てることを提案した。さらなる実験により、彼らはより良い結果を得るために電解質を固体酸化物層に置き換えた。彼らの目標は、酸化物層を貫通して反転層に到達することだった。しかし、バーディーンはシリコンからゲルマニウムに切り替えることを提案し、その過程で酸化物がうっかり洗い流されてしまった。彼らは、まったく異なるトランジスタ、点接触トランジスタに偶然出会った。リリアン・ホッデソンは、「ブラッテインとバーディーンがゲルマニウムではなくシリコンを扱っていたら、成功した電界効果トランジスタに偶然出会っていただろう」と主張している。^[8]^[9]^[10]^[11]^[12]

1950 年代前半の終わりまでに、バーディーン、ブラッテン、キングストン、モリソンらによる理論的および実験的研究の結果、2 種類の表面状態があることがより明確になりました。高速表面状態は、バルクおよび半導体/酸化物界面と関連していることがわかりました。低速表面状態は、酸化物が周囲から原子、分子、イオンを吸着するため、酸化物層と関連していることがわかりました。後者ははるかに数が多く、緩和時間もはるかに長いことがわかりました。当時、フィロ・ファーンズワースらは、原子的にクリーンな半導体表面を生成するさまざまな方法を考案しました。

1955年、カール・フロッシュとリンカーン・デリックは偶然、シリコンウェハーの表面を二酸化ケイ素の層で覆った。^[13]彼らは、酸化物層がシリコンウェハーへの特定のドーパントを阻止し、他のドーパントは通過させることを示し、半導体表面に対する酸化の不動態化効果を発見した。彼らのさらなる研究は、酸化物層に小さな開口部をエッチングして、シリコンウェハーの選択された領域にドーパントを拡散させる方法を実証した。1957年、彼らは研究論文を発表し、その研究をまとめた技術の特許を取得した。彼らが開発した技術は酸化物拡散マスキングとして知られ、後にMOSFETデバイスの製造に使用されることになる。 ^[14]ベル研究所では、フロッシュの技術の重要性がすぐに認識された。彼らの研究結果は、1957年に発表される前に、BTLメモの形でベル研究所内で回覧された。ショックレー半導体では、ショックレーが1956年12月に彼らの論文のプレプリントをジャン・ホーニを含むすべての上級スタッフに回覧していた。^[6]^[15]^[16]

1955年、イアン・マンロー・ロスはFeFETまたはMFSFETの特許を申請した。その構造は現代の反転チャネルMOSFETに似ていたが、酸化物の代わりに強誘電体が誘電体/絶縁体として使用されていた。彼はこれを浮遊ゲートMOSFETより何年も前にメモリの一形態として構想していた。1957年2月、ジョン・ウォールマークはゲート誘電体に一酸化ゲルマニウムを使用したFETの特許を申請したが、彼はそのアイデアを追求しなかった。同年に申請した別の特許では、ダブルゲートFETについて説明している。1957年3月、ベル研究所の研究員であるエルネスト・ラベートは、彼の研究ノートで、後に提案されたMOSFETに似たデバイスを考案したが、ラベートのデバイスでは絶縁体として二酸化シリコンを明示的に使用していなかった。 ^[17]^[18]^[19]^[20]

1955年、カール・フロッシュとリンカーン・デリックは偶然シリコンウエハー上に二酸化ケイ素の層を成長させ、表面不活性化効果を観察した。^[21]^[22] 1957年までにフロッシュとデリックはマスキングと事前堆積法を用いて二酸化ケイ素トランジスターの製造に成功し、二酸化ケイ素が絶縁体としてシリコンウエハーを保護し、ドーパントがウエハーに拡散するのを防ぐことを実証した。^[21]^[23] JRリゲンツァとWGスピッツァーは熱成長酸化物のメカニズムを研究し、1960年に高品質のSi/ SiO ₂スタックを製造した。 ^[24]^[25]^[26]

金属酸化物半導体FET（MOSFET）

この研究に続いて、モハメド・アタラとダウォン・カーンは1959年にシリコンMOSトランジスタを提案し^[27]、1960年にベル研究所のチームでMOSデバイスの実用化を成功させました。^[28]^[29]チームには、デバイスを製造したEEラベイトとEIポビロニス、拡散プロセスを開発したMOサーストン、LAダサロ、JRリゲンザ、デバイスの特性を評価したHKガメルとR.リンドナーが含まれていました。^[30]^[31]

MOSFETは、高いスケーラビリティ^[32]と、バイポーラ接合トランジスタよりもはるかに低い消費電力と高密度^{[33]により、}高密度集積回路の構築を可能にしました。^[34] MOSFETは、JFETよりも高い電力を処理することもできます。^[35] MOSFETは、幅広い用途向けに小型化および大量生産できる最初の真にコンパクトなトランジスタでした。^{[6]そのため、MOSFETは、コンピューター、電子機器、}^[36]、通信技術（スマートフォンなど）で最も一般的なタイプのトランジスタになりました。 ^[37]米国特許商標庁は、これを「世界中の生活と文化を変えた画期的な発明」と呼んでいます。^[37]

1948年、バーディーン氏とブラッテンはMOSFETの原型となる反転層付き絶縁ゲートFET（IGFET）の特許を取得した。彼らの特許と反転層の概念は、今日のCMOS技術の基礎となっている。^[38] CMOS（相補型MOS）は、MOSFET用の半導体デバイス製造プロセスであり、1963年にフェアチャイルドセミコンダクターのチタン・サー氏とフランク・ワンラス氏によって開発された。 ^[39]^[40]フローティングゲートMOSFETの最初の報告は、 1967年にダウォン・カーン氏とサイモン・ゼー氏によってなされた。 ^[41]ダブルゲート薄膜トランジスタ（TFT）の概念は、1967年にHRファラー氏（ベンディックス社）とRFスタインバーグ氏によって提案された。 ^[42]ダブルゲートMOSFETは、1984年に電気技術研究所の研究員である関川俊弘氏と林豊氏によって初めて実証された。 ^[43]^[44]FinFET（フィン電界効果トランジスタ）は、3D非平面マルチゲートMOSFETの一種で、 1989年に日立中央研究所の久本大輝氏とそのチームの研究から生まれました。^[45]^[46]

基本情報

FETは、電流が主に多数キャリアによって運ばれる多数電荷キャリアデバイス、または電流が主に少数キャリアの流れによる少数電荷キャリアデバイスである。^{[47]このデバイスは、電荷キャリア、電子または}正孔がソースからドレインに流れるアクティブチャネルで構成されています。ソースおよびドレイン端子導体は、オーミック接触を介して半導体に接続されています。チャネルの導電性は、ゲート端子とソース端子に印加される電位の関数です。

FETの3つの端子は次の通りである: ^[48]

キャリアがチャネルに入るソース（S）です。通常、Sでチャネルに入る電流はI _Sで表されます。
ドレイン（D）は、キャリアがチャネルから出ていく場所です。通常、D からチャネルを出ていく電流は I _Dで表されます。ドレインからソースへの電圧は V _DSです。
ゲート（G）、チャネルの伝導率を調節する端子。Gに電圧を印加することで、I _{D を}制御できます。

ターミナルの詳細

すべての FET には、BJTのエミッタ、コレクタ、ベースにほぼ対応するソース、ドレイン、ゲート端子があります。ほとんどの FET には、ボディ、ベース、バルク、またはサブストレートと呼ばれる 4 番目の端子があります。この 4 番目の端子は、トランジスタを動作させるバイアスとして機能します。回路設計でボディ端子を頻繁に使用することはまれですが、集積回路の物理的なレイアウトを設定するときにその存在は重要です。ゲートのサイズ (図の長さL)は、ソースとドレイン間の距離です。幅は、図の断面に垂直な方向 (つまり、画面の内外) のトランジスタの延長です。通常、幅はゲートの長さよりもはるかに大きくなります。ゲート長が 1 μm の場合、上限周波数は約 5 GHz に制限され、0.2 μm の場合は約 30 GHz に制限されます。

端子の名前は、その機能を表しています。ゲート端子は、物理的なゲートの開閉を制御するものと考えることができます。このゲートは、ソースとドレインの間にチャネルを作成または削除することで、電子の流れを許可したり、電子の通過をブロックしたりします。ソース端子からドレイン端子に向かう電子の流れは、印加電圧によって左右されます。ボディとは、ゲート、ソース、ドレインが存在する半導体の大部分を指します。通常、ボディ端子は、FET のタイプに応じて、回路内で最高または最低の電圧に接続されます。ソースは回路内で最高または最低の電圧に接続されることが多いため、ボディ端子とソース端子が一緒に接続されることもありますが、トランスミッションゲートやカスコード回路など、このような構成を持たない FET の用途もいくつかあります。

BJT とは異なり、FET の大部分は電気的に対称です。したがって、実際の回路では、ソース端子とドレイン端子を交換しても動作特性や機能に変化はありません。FET の物理的な方向は、プリント回路レイアウトの考慮など、他の理由で決定されているため、回路図や回路図で FET が「逆」に接続されているように見えると、混乱を招く可能性があります。

ゲート電圧の電流への影響

FET は、ゲート端子とソース端子に印加される電圧 (または電圧の欠如) によって作成され影響を受ける「導電チャネル」のサイズと形状に影響を与えることで、ソースからドレインへの電子(または電子ホール) の流れを制御します。(簡単にするために、この説明ではボディとソースが接続されていると仮定します。) この導電チャネルは、電子がソースからドレインに流れる「ストリーム」です。

nチャネルFET

n チャネルの「空乏モード」デバイスでは、負のゲート - ソース間電圧によって空乏領域の幅が広がり、側面からチャネルに侵入してチャネルが狭くなります。アクティブ領域が拡大してチャネルが完全に閉じられると、ソースからドレインまでのチャネルの抵抗が大きくなり、FET はスイッチのように効果的にオフになります (右の図を参照、電流が非常に小さい場合)。これは「ピンチオフ」と呼ばれ、これが発生する電圧は「ピンチオフ電圧」と呼ばれます。逆に、正のゲート - ソース間電圧によってチャネルサイズが大きくなり、電子が流れやすくなります (右の図を参照、伝導チャネルがあり電流が大きい場合)。

n チャネルの「エンハンスメントモード」デバイスでは、トランジスタ内に自然に伝導チャネルは存在せず、それを作成するには正のゲート - ソース間電圧が必要です。正の電圧は、ボディ内の浮遊電子をゲートに引き寄せ、伝導チャネルを形成します。ただし、まず、FET のボディに追加されたドーパントイオンに対抗するために、ゲートの近くに十分な数の電子を引き寄せる必要があります。これにより、空乏領域と呼ばれる移動キャリアのない領域が形成されます。これが発生する電圧は、FET のしきい値電圧と呼ばれます。ゲート - ソース間電圧をさらに増加させると、さらに多くの電子がゲートに引き寄せられ、ソースからドレインへのアクティブチャネルを作成できます。このプロセスは反転と呼ばれます。

pチャネルFET

p チャネルの「空乏モード」デバイスでは、ゲートから本体への正の電圧によって、電子がゲート絶縁体/半導体界面に押し出され、空乏層が広がり、動かない正に帯電したアクセプタイオンのキャリアフリー領域が露出します。

逆に、p チャネルの「エンハンスメントモード」デバイスでは、導電領域は存在せず、伝導チャネルを生成するには負の電圧を使用する必要があります。

ドレイン・ソース間電圧のチャネルへの影響

エンハンスメントモードまたはデプレッションモードのどちらのデバイスでも、ドレイン・ソース間電圧がゲート・ソース間電圧よりもはるかに低い場合、ゲート電圧を変更するとチャネル抵抗が変化し、ドレイン電流はドレイン電圧（ソース電圧を基準）に比例します。このモードでは、FETは可変抵抗器のように動作し、FETは線形モードまたはオーミックモードで動作していると言われています。^[49]^[50]

ドレイン-ソース間電圧が増加すると、ソースからドレインへの電位勾配により、チャネルの形状に著しい非対称変化が生じる。反転領域の形状は、チャネルのドレイン端付近で「ピンチオフ」になる。ドレイン-ソース間電圧がさらに増加すると、チャネルのピンチオフポイントはドレインからソースに向かって移動し始める。FETは飽和モードにあると言われている。^[51]一部の著者は、バイポーラトランジスタの動作領域とのより良い類似性のために、これをアクティブモードと呼んでいる。 ^[52]^[53]飽和モード、つまり抵抗と飽和の間の領域は、増幅が必要な場合に使用されます。ドレイン電流がドレイン電圧とほぼ線形でない場合でも、中間領域は抵抗領域または線形領域の一部と見なされることがあります。

ゲート-ソース間電圧によって形成される導電チャネルは飽和モード中にソースとドレインを接続しなくなりますが、キャリアの流れはブロックされません。再び n チャネルエンハンスメントモードデバイスについて考えると、 p 型ボディに空乏領域が存在し、導電チャネル、ドレイン領域、ソース領域を囲んでいます。チャネルを構成する電子は、ドレイン-ソース間電圧によってドレインに引き付けられると、空乏領域を通ってチャネルから自由に移動できます。空乏領域にはキャリアがなく、シリコンと同様の抵抗があります。ドレイン-ソース間電圧が増加すると、ドレインからピンチオフポイントまでの距離が増加し、適用されるドレイン-ソース間電圧に比例して空乏領域の抵抗が増加します。この比例した変化により、ドレイン-ソース電流は、ドレイン-ソース電圧の変化に関係なく、比較的一定のままになります。これは、線形動作モードでのオーミック動作とはまったく異なります。したがって、飽和モードでは、FET は抵抗器ではなく定電流源として動作し、電圧増幅器として効果的に使用できます。この場合、ゲート-ソース間電圧によって、チャネルを流れる定電流のレベルが決まります。

構成

FET はさまざまな半導体から構成されますが、その中で最も一般的なのはシリコンです。ほとんどの FET は、単結晶半導体ウェハをアクティブ領域またはチャネルとして使用し、従来のバルク半導体処理技術を使用して製造されます。

より珍しいボディ材料としては、薄膜トランジスタや有機半導体をベースにした有機電界効果トランジスタ(OFET) におけるアモルファスシリコン、多結晶シリコン、その他のアモルファス半導体があります。OFET のゲート絶縁体と電極も有機材料で作られることがよくあります。このような FET は、シリコンカーバイド (SiC)、ガリウムヒ素 (GaAs)、窒化ガリウム (GaN)、インジウムガリウムヒ素 (InGaAs) など、さまざまな材料を使用して製造されます。

2011年6月、IBMはグラフェンベースのFETを集積回路に使用することに成功したと発表した。^[54]^[55]これらのトランジスタは、標準的なシリコンFETよりもはるかに高い約2.23GHzのカットオフ周波数を実現できる。^[56]

種類

FET のチャネルは、n 型半導体または p 型半導体を生成するためにドーピングされます。ドレインとソースは、エンハンスメントモード FET の場合はチャネルと反対のタイプにドーピングされるか、デプレッションモード FET の場合はチャネルと同じタイプにドーピングされます。電界効果トランジスタは、チャネルとゲート間の絶縁方法によっても区別されます。FET の種類には次のものがあります。

MOSFET (金属酸化物半導体電界効果トランジスタ) は、ゲートと本体の間に絶縁体 (通常は SiO 2 ) を使用します。これは、FET の中で最も一般的なタイプです_。
- DGMOSFET (デュアルゲート MOSFET ) または DGMOS は、2 つの絶縁ゲートを備えた MOSFET です。
- IGBT (絶縁ゲートバイポーラトランジスタ) は、電力制御用のデバイスです。バイポーラのようなメイン伝導チャネルと結合した MOSFET に似た構造です。これらは、200～3000 V のドレイン-ソース間電圧範囲での動作によく使用されます。パワー MOSFET は、1～200 V のドレイン-ソース間電圧に最適なデバイスです。
- JLNT (ジャンクションレスナノワイヤトランジスタ) は、チャネルが 1 つまたは複数のナノワイヤで構成され、接合が存在しない電界効果トランジスタ (FET) の一種です。
- MNOS (金属-窒化物-酸化物-半導体トランジスタ) は、ゲートと本体の間に窒化酸化物層絶縁体を使用します。
- ISFET （イオン感応電界効果トランジスタ）は溶液中のイオン濃度を測定するために使用できます。イオン濃度（H ⁺など、pH電極を参照）が変化すると、トランジスタを流れる電流もそれに応じて変化します。
- BioFET （生物学的に敏感な電界効果トランジスタ）は、 ISFET技術に基づくセンサー/バイオセンサーの一種で、荷電分子を検出するために使用されます。荷電分子が存在すると、BioFET表面の静電場の変化により、トランジスタを流れる電流に測定可能な変化が生じます。これらには、酵素修飾FET（EnFET）、免疫学的修飾FET（ImmunoFET）、遺伝子修飾FET（GenFET）、DNAFET、細胞ベースのBioFET（CPFET）、甲虫/チップFET（BeetleFET）、イオンチャネル/タンパク質結合に基づくFETなどがあります。^[57]
- DNAFET ( DNA 電界効果トランジスタ) は、一本鎖 DNA 分子で作られたゲートを使用して一致する DNA 鎖を検出することにより、バイオセンサーとして機能する特殊な FET です。
- 高密度プロセッサチップで使用されるGAAFETまたはゲートオールアラウンド FETを含むfinFET
JFET (接合型電界効果トランジスタ)は、逆バイアスされた p-n 接合を使用してゲートを本体から分離します。
- 静電誘導トランジスタ( SIT) は、短いチャネルを持つ JFET の一種です。
DEPFETは完全空乏基板上に形成されたFETであり、センサー、アンプ、メモリノードとして同時に機能します。画像（光子）センサーとして使用できます。
FREDFET（高速反転または高速回復エピタキシャルダイオード FET）は、ボディダイオードの非常に高速な回復（ターンオフ）を提供するように設計された特殊な FET であり、電気モーター、特に中出力のブラシレス DC モーターなどの誘導負荷の駆動に便利です。
HIGFET（ヘテロ構造絶縁ゲート電界効果トランジスタ）は現在、主に研究に使用されています。^[58]
MODFET (変調ドープ電界効果トランジスタ) は、アクティブ領域の段階的ドーピングによって形成された量子井戸構造を使用する高電子移動度トランジスタです。
TFET（トンネル電界効果トランジスタ）はバンド間トンネル効果に基づいています。^[59]
TQFET（トポロジカル量子電界効果トランジスタ）は、印加電界を使用して2D材料を無損失トポロジカル絶縁体（「オン」状態）から従来の絶縁体（「オフ」状態）に切り替えます。 ^[60]
HEMT (高電子移動度トランジスタ)は、HFET (ヘテロ構造 FET) とも呼ばれ、 AlGaAsなどの三元半導体のバンドギャップエンジニアリングを使用して作成できます。完全に空乏化したワイドバンドギャップ材料が、ゲートと本体の間の絶縁を形成します。
MESFET (金属-半導体電界効果トランジスタ) は、JFET の p-n 接合をショットキー障壁に置き換えたもので、GaAsやその他のIII-V 半導体材料で使用されます。
NOMFETはナノ粒子有機メモリ電界効果トランジスタである。[ ^61]
GNRFET（グラフェンナノリボン電界効果トランジスタ）は、チャネルにグラフェンナノリボンを使用します。 ^[62]
VeSFET（垂直スリット電界効果トランジスタ）は、正方形の接合のないFETで、狭いスリットが反対側の角でソースとドレインを接続しています。2つのゲートが他の角を占め、スリットを流れる電流を制御します。^[63]
CNTFET（カーボンナノチューブ電界効果トランジスタ）。
OFET（有機電界効果トランジスタ）は、チャネルに有機半導体を使用します。
QFET (量子電界効果トランジスタ) は、量子トンネル効果を利用して、従来のトランジスタの電子伝導領域を排除することで、トランジスタの動作速度を大幅に向上させます。
SB-FET（ショットキー障壁電界効果トランジスタ）は、ソースとドレインの接触電極に金属電極を備え、ソースチャネル界面とドレインチャネル界面の両方にショットキー障壁を形成する電界効果トランジスタである。 ^[64]^[65]
GFETは、バイオセンサーや化学センサーとして使用される高感度グラフェンベースの電界効果トランジスタです。グラフェンの2次元構造とその物理的特性により、GFETは感度が向上し、センシングアプリケーションでの「偽陽性」の発生が減少します^[66]
Fe FET はゲート間に強誘電体を使用し、バイアスがない場合でもトランジスタの状態を保持できるようにします。このようなデバイスは不揮発性メモリとして応用できる可能性があります。
VTFET（垂直輸送電界効果トランジスタ）は、IBMが2021年に開発したFinFETの改良版で、高密度化と低消費電力化を実現している。^[67]

利点

電界効果トランジスタは、ゲートからドレインまでの電流抵抗が 100 MΩ 以上の高抵抗で、制御と電流の間に高い分離度を提供します。ベース電流ノイズはシェーピング時間とともに増加するため^{[明確化が必要]}、^[68]、 FET は通常、バイポーラ接合トランジスタ(BJT) よりもノイズが少なく、 VHFや衛星受信機のチューナーや低ノイズアンプなどのノイズに敏感な電子機器に使用されています。FET はドレイン電流がゼロのときにオフセット電圧を示さず、優れた信号チョッパーになります。FET は通常、BJT よりも熱安定性に優れています。^[48]

FET はゲート電荷によって制御されるため、ゲートが閉じられたり開いたりすると、バイポーラ接合トランジスタや一部の状態の非ラッチングリレーの場合のように、追加の電力消費は発生しません。これにより、非常に低電力のスイッチングが可能になり、他のタイプのスイッチと比較して放熱の必要性が減るため、回路の小型化が可能になります。

デメリット

電界効果トランジスタは、バイポーラ接合トランジスタと比較して、利得帯域幅積が比較的低い。MOSFETは過負荷電圧に非常に敏感であるため、設置時に特別な取り扱いが必要となる。 ^[69] MOSFETのゲートとチャネル間の脆弱な絶縁層は、取り扱い中に静電放電や閾値電圧の変化の影響を受けやすい。これは、デバイスが適切に設計された回路に設置された後は、通常問題にならない。

FET は多くの場合、オン抵抗が非常に低く、オフ抵抗が高い。しかし、中間抵抗は大きく、FET はスイッチング中に大量の電力を消費する。したがって、効率はスイッチングの高速化に重点を置くが、これにより過渡現象が発生し、漂遊インダクタンスが励起され、ゲートに結合して意図しないスイッチングを引き起こす可能性のある大きな電圧が発生する可能性がある。したがって、FET 回路は非常に慎重なレイアウトを必要とし、スイッチング速度と電力消費の間でトレードオフが発生する可能性がある。また、定格電圧とオン抵抗の間にもトレードオフがあるため、高電圧 FET は比較的高いオン抵抗を持ち、したがって伝導損失も大きくなる。^[70]

故障モード

電界効果トランジスタは、特にメーカーが定義した温度と電気的制限（適切なディレーティング）内で動作する場合、比較的堅牢です。しかし、現代のFETデバイスにはボディダイオードが組み込まれていることがよくあります。ボディダイオードの特性を考慮しないと、FETが低速のボディダイオード動作を起こす可能性があり、寄生トランジスタがオンになり、FETがオフのときにドレインからソースに大電流が流れます。^[71]

用途

最も一般的に使用される FET は MOSFET です。CMOS (相補型金属酸化膜半導体) プロセス技術は、現代のデジタル集積回路の基礎となっています。このプロセス技術では、(通常は「エンハンスメントモード」の) p チャネル MOSFET と n チャネル MOSFET が直列に接続され、一方がオンのときはもう一方がオフになる配置が採用されています。

FET では、線形モードで動作している場合、電子はチャネルをどちらの方向にも流れることができます。ドレイン端子とソース端子の命名規則は、デバイスが通常 (常にではありませんが) ソースからドレインまで対称的に構築されるため、ある程度任意です。これにより、FET はパス間でアナログ信号を切り替えるのに適しています (多重化)。この概念を使用して、たとえばソリッドステートミキシングボードを構築できます。FET は一般に増幅器として使用されます。たとえば、入力抵抗が大きく出力抵抗が低いため、共通ドレイン(ソースフォロワ) 構成のバッファとして効果的です。

IGBT は、高速スイッチングと電圧ブロック機能が重要となる内燃エンジンの点火コイルのスイッチングに使用されます。

ソースゲートトランジスタ

ソースゲートトランジスタは、ディスプレイ画面などの大面積電子機器における製造および環境問題に対してより堅牢であるが、FETよりも動作が遅い。^[72]

参照

参考文献

^ Lilienfeld, JE 「電流を制御する方法および装置」 Archived 2022-04-09 at the Wayback Machine米国特許第1,745,175号（出願日: 1926年10月8日、発行日: 1930年1月28日）。
^ ab Lee, Thomas H. (2003). CMOS無線周波数集積回路の設計(PDF) . Cambridge University Press . ISBN 978-1-139-64377-1. 2019年12月9日時点のオリジナル（PDF）からアーカイブ。2019年7月20日閲覧。
^ ピュアース、ロバート;バルディ、リビオ。ヴォールデ、マルセル・ヴァン・デ。ヌーテン、セバスチャン E. ヴァン (2017)。ナノエレクトロニクス: 材料、デバイス、アプリケーション、2 冊。ジョン・ワイリー＆サンズ。 p. 14.ISBN 978-3-527-34053-8。
^ グルンドマン、マリウス (2010)。半導体の物理学。スプリンガー・フェルラーク。ISBN 978-3-642-13884-3。
^ 西沢潤一 (1982)。「接合電界効果デバイス」。Sittig, Roland、Roggwiller, P. (編)。電力調整用半導体デバイス。Springer。pp. 241–272。doi :10.1007 / 978-1-4684-7263-9_11。ISBN 978-1-4684-7265-3。
^ abcd モスコウィッツ、サンフォード L. (2016)。先端材料イノベーション：21世紀のグローバルテクノロジーの管理。ジョン・ワイリー・アンド・サンズ。p. 168。ISBN 978-0-470-50892-3。
^ 「今日のデジタル世界の基礎：MOSトランジスタの勝利」。コンピュータ歴史博物館。2010年7月13日。 2019年7月21日閲覧。
^ ab Howard R. Duff (2001). 「John Bardeenとトランジスタ物理学」AIP Conference Proceedings . Vol. 550. pp. 3–32. doi : 10.1063/1.1354371 .
^ Hans Camenzind (2005). アナログチップの設計。
^ マスード、ヒシャム Z. (1997). ULSI 科学技術/1997. 電気化学協会。p. 43. ISBN 978-1-56677-130-6。
^ リリアン・ホッデソン(1994). 「第二次世界大戦中の結晶整流器の研究とトランジスタの発明」.歴史と技術. 11 (2): 121–130. doi :10.1080/07341519408581858.
^ マイケル・リオーダン、リリアン・ホッデソン (1997)。『クリスタル・ファイア：情報化時代の誕生』。WW ノートン・アンド・カンパニー。ISBN 978-0-393-04124-8。
^ US2802760A、リンカーン、デリック、フロッシュ、カール J.、「制御拡散のための半導体表面の酸化」、1957-08-13 発行
^ Frosch, CJ; Derick, L (1957). 「シリコンの拡散時の表面保護と選択的マスキング」.電気化学協会誌. 104 (9): 547. doi :10.1149/1.2428650.
^ Christophe Lécuyer、David C. Brook、Jay Last (2010)。マイクロチップのメーカー：フェアチャイルドセミコンダクターのドキュメンタリー史。MIT Press。pp. 62–63。ISBN 978-0-262-01424-3。
^ Claeys, Cor L. (2003). ULSIプロセス統合III: 国際シンポジウム議事録。電気化学協会。pp . 27–30。ISBN 978-1-56677-376-8。
^ Lojek, Bo (2007).半導体工学の歴史. Springer Science & Business Media. p. 324. ISBN 978-3-540-34258-8。
^ Stefan Ferdinand Müller (2016).将来の CMOS テクノロジーノードに向けた HfO2 ベースの強誘電体メモリの開発。BoD – Books on Demand。ISBN 978-3-7392-4894-3。
^ BG Lowe; RA Sareen (2013).半導体X線検出器. CRC Press. ISBN 978-1-4665-5401-6。
^ バセット、ロス・ノックス（2007年）。『デジタル時代へ：研究ラボ、スタートアップ企業、そしてMOSテクノロジーの台頭』ジョンズ・ホプキンス大学出版局、p. 22。ISBN 978-0-8018-8639-3。
^ ab ハフ、ハワード; リオーダン、マイケル (2007-09-01). 「フロッシュとデリック：50年後（序文）」.電気化学協会インターフェース. 16 (3): 29. doi :10.1149/2.F02073IF. ISSN 1064-8208.
^ US2802760A、リンカーン、デリック、フロッシュ、カール J.、「制御拡散のための半導体表面の酸化」、1957-08-13 発行
^ Frosch, CJ; Derick, L (1957). 「シリコンの拡散時の表面保護と選択的マスキング」.電気化学協会誌. 104 (9): 547. doi :10.1149/1.2428650.
^ Ligenza, JR; Spitzer, WG (1960-07-01). 「蒸気と酸素中でのシリコン酸化のメカニズム」. Journal of Physics and Chemistry of Solids . 14 : 131–136. Bibcode :1960JPCS...14..131L. doi :10.1016/0022-3697(60)90219-5. ISSN 0022-3697.
^ Deal, Bruce E. (1998). 「シリコン熱酸化技術のハイライト」.シリコン材料科学と技術.電気化学協会. p. 183. ISBN 978-1566771931。
^ Lojek, Bo (2007).半導体工学の歴史. Springer Science & Business Media. p. 322. ISBN 978-3540342588。
^ バセット、ロス・ノックス（2007年）。『デジタル時代へ：研究ラボ、スタートアップ企業、そしてMOSテクノロジーの台頭』ジョンズ・ホプキンス大学出版局。22～23ページ。ISBN 978-0-8018-8639-3。
^ Atalla, M. ; Kahng, D. (1960). 「シリコン-二酸化シリコン電界誘起表面デバイス」. IRE-AIEE 固体デバイス研究会議.
^ 「1960年 - 金属酸化膜半導体（MOS）トランジスタの実証」。シリコンエンジン。コンピュータ歴史博物館。 2023年1月16日閲覧。
^ KAHNG, D. (1961). 「シリコン-二酸化シリコン表面デバイス」.ベル研究所技術メモ: 583–596. doi :10.1142/9789814503464_0076. ISBN 978-981-02-0209-5。
^ Lojek, Bo (2007).半導体工学の歴史. ベルリン、ハイデルベルク: Springer-Verlag Berlin Heidelberg. p. 321. ISBN 978-3-540-34258-8。
^ 本吉正之 (2009). 「シリコン貫通ビア (TSV)」. Proceedings of the IEEE . 97 (1): 43–48. doi :10.1109/JPROC.2008.2007462. ISSN 0018-9219. S2CID 29105721.
^ 「トランジスタがムーアの法則を維持」EETimes 2018年12月12日。 2019年7月18日閲覧。
^ 「トランジスタを発明したのは誰か?」コンピュータ歴史博物館2013年12月4日。 2019年7月20日閲覧。
^ ダンカン、ベン (1996)。高性能オーディオパワーアンプ。エルゼビア。p. 177。ISBN 978-0-08-050804-7。
^ 「Dawon Kahng」。全米発明家の殿堂。 2019年6月27日閲覧。
^ ab 「2019年国際知的財産会議におけるイアンク所長の発言」。米国特許商標庁。2019年6月10日。 2019年7月20日閲覧。
^ Howard R. Duff (2001). 「John Bardeenとトランジスタ物理学」AIP Conference Proceedings . Vol. 550. pp. 3–32. doi : 10.1063/1.1354371 .
^ 「1963年:相補MOS回路構成が発明される」。コンピュータ歴史博物館。 2019年7月6日閲覧。
^ 米国特許 3,102,230、1960年に出願、1963年に発行
^ D. Kahng および SM Sze、「フローティングゲートとメモリデバイスへのその応用」、The Bell System Technical Journal、第 46 巻、第 4 号、1967 年、1288 ～ 1295 ページ
^ Farrah, HR; Steinberg , RF (1967年2 月)。「ダブルゲート薄膜トランジスタの分析」。IEEE Transactions on Electron Devices。14 ( 2): 69–74。Bibcode :1967ITED...14...69F。doi : 10.1109 /T-ED.1967.15901。
^ Colinge, JP (2008). FinFET とその他のマルチゲートトランジスタ。Springer Science & Business Media。p. 11。ISBN 978-0-387-71751-7。
^ 関川俊弘、林裕（1984年8月1日）。「追加のボトムゲートを持つXMOSトランジスタの計算された閾値電圧特性」。ソリッドステートエレクトロニクス。27 （8）：827–828。Bibcode ：1984SSEle..27..827S。doi ： 10.1016/0038-1101（84）90036-4。ISSN 0038-1101 。
^ 「IEEE Andrew S. Grove Award Recipients」。IEEE Andrew S. Grove Award。米国電気電子学会。2018年9月9日時点のオリジナルよりアーカイブ。 2019年7月4日閲覧。
^ 「トライゲートテクノロジーによる FPGA の画期的な利点」(PDF)。Intel 。2014 年。2019 年7 月 4日閲覧。
^ Jacob Millman (1985).電子デバイスと回路. シンガポール: McGraw-Hill International . p. 397. ISBN 978-0-07-085505-2。
^ ab Jacob Millman (1985).電子デバイスと回路. シンガポール: McGraw-Hill. pp. 384–385. ISBN 978-0-07-085505-2。
^ Galup-Montoro, C.; Schneider, MC (2007).回路解析と設計のための MOSFET モデリング. ロンドン/シンガポール: World Scientific . p. 83. ISBN 978-981-256-810-6。
^ Norbert R Malik (1995).電子回路: 解析、シミュレーション、設計. イングルウッドクリフス、ニュージャージー: プレンティスホール。pp. 315–316。ISBN 978-0-02-374910-0。
^ Spencer, RR; Ghausi, MS (2001).マイクロエレクトロニクス回路。アッパーサドルリバー NJ: Pearson Education/Prentice-Hall。p. 102。ISBN 978-0-201-36183-4。
^ Sedra, AS; Smith, KC (2004). Microelectronic circuit (第 5 版). ニューヨーク: Oxford University Press. p. 552. ISBN 978-0-19-514251-8。
^ PR Gray、PJ Hurst、SH Lewis、RG Meyer (2001)。アナログ集積回路の解析と設計（第4版）。ニューヨーク：Wiley。pp. §1.5.2 p. 45。ISBN 978-0-471-32168-2。
^ Bob Yirka (2011年1月10日). 「IBM、初のグラフェンベースの集積回路を開発」. Phys.org . 2019年1月14日閲覧。
^ Lin, Y.-M.; Valdes-Garcia, A.; Han, S.-J.; Farmer, DB; Sun, Y.; Wu, Y.; Dimitrakopoulos, C.; Grill, A; Avouris, P; Jenkins, KA (2011). 「ウェーハスケールのグラフェン集積回路」. Science . 332 (6035): 1294–1297. Bibcode :2011Sci...332.1294L. doi :10.1126/science.1204428. PMID 21659599. S2CID 3020496.
^ Belle Dumé (2012年12月10日). 「フレキシブルグラフェントランジスタが新記録を樹立」. Physics World . 2019年1月14日閲覧。
^ Schöning, Michael J.; Poghossian, Arshak (2002). 「生物学的に敏感な電界効果トランジスタ (BioFET) の最近の進歩」(PDF) . Analyst . 127 (9): 1137–1151. Bibcode :2002Ana...127.1137S. doi :10.1039/B204444G. PMID 12375833.
^ freepatentsonline.com、HIGFET と方法 - Motorola]
^ Ionescu, AM; Riel, H. (2011). 「エネルギー効率の高い電子スイッチとしてのトンネル電界効果トランジスタ」Nature . 479 (7373): 329–337. Bibcode :2011Natur.479..329I. doi :10.1038/nature10679. PMID 22094693. S2CID 4322368.
^ Dumé, Isabelle (2018年12月12日). 「トポロジカルなオフオンスイッチで新しいタイプのトランジスタが作れる」. Physics World . IOP Publishing . 2022年1月16日閲覧。
^ 「有機トランジスタがニューロインスパイア型コンピュータの新世代への道を開く」ScienceDaily 2010年1月29日2019年1月14日閲覧。
^ Sarvari H.; Ghayour, R.; Dastjerdy, E. (2011). 「モード空間における非平衡グリーン関数によるグラフェンナノリボンFETの周波数解析」Physica E: 低次元システムとナノ構造43 (8): 1509–1513. Bibcode : 2011PhyE...43.1509S. doi :10.1016/j.physe.2011.04.018.
^ Jerzy Ruzyllo (2016). 半導体用語集: 半導体コミュニティのためのリソース。World Scientific。p. 244。ISBN 978-981-4749-56-5。
^ Appenzeller J、他。（2008年11月）。「ナノワイヤエレクトロニクスに向けて」。電子デバイスに関する IEEE トランザクション。55 (11): 2827–2845。Bibcode :2008ITED...55.2827A。土井：10.1109/ted.2008.2008011。ISSN 0018-9383。OCLC 755663637。S2CID 703393 。
^ Prakash, Abhijith; Ilatikhameneh, Hesameddin; Wu, Peng; Appenzeller, Joerg (2017). 「2D チャネルからのショットキーバリアトランジスタのコンタクトゲーティングの理解」。Scientific Reports . 7 (1): 12596. arXiv : 1707.01459 . Bibcode :2017NatSR...712596P. doi :10.1038/s41598-017-12816-3. ISSN 2045-2322. OCLC 1010581463. PMC 5626721 . PMID 28974712.
^ ミクロス、ボルザ。「グラフェン電界効果トランジスタ（GFET）とは何か？」Graphenea 。 2019年1月14日閲覧。
^ IBM Researchが「VTFET」を発表: finFETの2倍の性能を誇る革新的な新チップアーキテクチャ 2021年12月
^ VIII.5. トランジスタのノイズ
^ アレン・モッターズヘッド (2004)。電子デバイスとシラジ回路。ニューデリー：プレンティス・ホール・オブ・インディア。ISBN 978-81-203-0124-5。
^ Bhalla, Anup (2021-09-17). 「SiC FETの起源と完璧なスイッチに向けた進化」。Power Electronics News 。2022年1月21日閲覧。
^ 電界効果トランジスタ (FET) の低速ボディダイオード故障: ケーススタディ。
^ Sporea, RA; Trainor, MJ; Young, ND; Silva, SRP (2014). 「薄膜デジタル回路の性能を桁違いに向上させるソースゲートトランジスタ」Scientific Reports . 4 : 4295. Bibcode :2014NatSR...4E4295S. doi :10.1038/srep04295. PMC 3944386 . PMID 24599023.

外部リンク

PBS 電界効果トランジスタ
半導体とトランジスタの仕組み（MOSFET） WeCanFigureThisOut.org
接合型電界効果トランジスタ
CMOSゲート回路
CMOS アナログスイッチのラッチアップとの戦いに勝つ
電界効果トランジスタの理論と実践
電圧制御抵抗器としての電界効果トランジスタ
「FET（電界効果トランジスタ）」。rolinychupetin（LRLinares）。2013年3月30日 – YouTube経由。

[1] Lilienfeld, JE 「電流を制御する方法および装置」 Archived 2022-04-09 at the Wayback Machine米国特許第1,745,175号（出願日: 1926年10月8日、発行日: 1930年1月28日）。

[Lee-2] Lee, Thomas H. (2003). CMOS無線周波数集積回路の設計(PDF) . Cambridge University Press . ISBN 978-1-139-64377-1. 2019年12月9日時点のオリジナル（PDF）からアーカイブ。2019年7月20日閲覧。

[Puers-3] ピュアース、ロバート;バルディ、リビオ。ヴォールデ、マルセル・ヴァン・デ。ヌーテン、セバスチャン E. ヴァン (2017)。ナノエレクトロニクス: 材料、デバイス、アプリケーション、2 冊。ジョン・ワイリー＆サンズ。 p. 14.ISBN 978-3-527-34053-8。

[4] グルンドマン、マリウス (2010)。半導体の物理学。スプリンガー・フェルラーク。ISBN 978-3-642-13884-3。

[sit-5] 西沢潤一 (1982)。「接合電界効果デバイス」。Sittig, Roland、Roggwiller, P. (編)。電力調整用半導体デバイス。Springer。pp. 241–272。doi :10.1007 / 978-1-4684-7263-9_11。ISBN 978-1-4684-7265-3。

[Moskowitz-6] モスコウィッツ、サンフォード L. (2016)。先端材料イノベーション：21世紀のグローバルテクノロジーの管理。ジョン・ワイリー・アンド・サンズ。p. 168。ISBN 978-0-470-50892-3。

[triumph-7] 「今日のデジタル世界の基礎：MOSトランジスタの勝利」。コンピュータ歴史博物館。2010年7月13日。 2019年7月21日閲覧。

[b1-8] Howard R. Duff (2001). 「John Bardeenとトランジスタ物理学」AIP Conference Proceedings . Vol. 550. pp. 3–32. doi : 10.1063/1.1354371 .

[Camezind-9] Hans Camenzind (2005). アナログチップの設計。

[10] マスード、ヒシャム Z. (1997). ULSI 科学技術/1997. 電気化学協会。p. 43. ISBN 978-1-56677-130-6。

[11] リリアン・ホッデソン(1994). 「第二次世界大戦中の結晶整流器の研究とトランジスタの発明」.歴史と技術. 11 (2): 121–130. doi :10.1080/07341519408581858.

[12] マイケル・リオーダン、リリアン・ホッデソン (1997)。『クリスタル・ファイア：情報化時代の誕生』。WW ノートン・アンド・カンパニー。ISBN 978-0-393-04124-8。

[13] US2802760A、リンカーン、デリック、フロッシュ、カール J.、「制御拡散のための半導体表面の酸化」、1957-08-13 発行

[:1-14] Frosch, CJ; Derick, L (1957). 「シリコンの拡散時の表面保護と選択的マスキング」.電気化学協会誌. 104 (9): 547. doi :10.1149/1.2428650.

[15] Christophe Lécuyer、David C. Brook、Jay Last (2010)。マイクロチップのメーカー：フェアチャイルドセミコンダクターのドキュメンタリー史。MIT Press。pp. 62–63。ISBN 978-0-262-01424-3。

[16] Claeys, Cor L. (2003). ULSIプロセス統合III: 国際シンポジウム議事録。電気化学協会。pp . 27–30。ISBN 978-1-56677-376-8。

[17] Lojek, Bo (2007).半導体工学の歴史. Springer Science & Business Media. p. 324. ISBN 978-3-540-34258-8。

[18] Stefan Ferdinand Müller (2016).将来の CMOS テクノロジーノードに向けた HfO2 ベースの強誘電体メモリの開発。BoD – Books on Demand。ISBN 978-3-7392-4894-3。

[19] BG Lowe; RA Sareen (2013).半導体X線検出器. CRC Press. ISBN 978-1-4665-5401-6。

[Bassett22-20] バセット、ロス・ノックス（2007年）。『デジタル時代へ：研究ラボ、スタートアップ企業、そしてMOSテクノロジーの台頭』ジョンズ・ホプキンス大学出版局、p. 22。ISBN 978-0-8018-8639-3。

[:0-21] ハフ、ハワード; リオーダン、マイケル (2007-09-01). 「フロッシュとデリック：50年後（序文）」.電気化学協会インターフェース. 16 (3): 29. doi :10.1149/2.F02073IF. ISSN 1064-8208.

[22] US2802760A、リンカーン、デリック、フロッシュ、カール J.、「制御拡散のための半導体表面の酸化」、1957-08-13 発行

[23] Frosch, CJ; Derick, L (1957). 「シリコンの拡散時の表面保護と選択的マスキング」.電気化学協会誌. 104 (9): 547. doi :10.1149/1.2428650.

[24] Ligenza, JR; Spitzer, WG (1960-07-01). 「蒸気と酸素中でのシリコン酸化のメカニズム」. Journal of Physics and Chemistry of Solids . 14 : 131–136. Bibcode :1960JPCS...14..131L. doi :10.1016/0022-3697(60)90219-5. ISSN 0022-3697.

[Deal-25] Deal, Bruce E. (1998). 「シリコン熱酸化技術のハイライト」.シリコン材料科学と技術.電気化学協会. p. 183. ISBN 978-1566771931。

[26] Lojek, Bo (2007).半導体工学の歴史. Springer Science & Business Media. p. 322. ISBN 978-3540342588。

[Bassett222-27] バセット、ロス・ノックス（2007年）。『デジタル時代へ：研究ラボ、スタートアップ企業、そしてMOSテクノロジーの台頭』ジョンズ・ホプキンス大学出版局。22～23ページ。ISBN 978-0-8018-8639-3。

[28] Atalla, M. ; Kahng, D. (1960). 「シリコン-二酸化シリコン電界誘起表面デバイス」. IRE-AIEE 固体デバイス研究会議.

[29] 「1960年 - 金属酸化膜半導体（MOS）トランジスタの実証」。シリコンエンジン。コンピュータ歴史博物館。 2023年1月16日閲覧。

[30] KAHNG, D. (1961). 「シリコン-二酸化シリコン表面デバイス」.ベル研究所技術メモ: 583–596. doi :10.1142/9789814503464_0076. ISBN 978-981-02-0209-5。

[31] Lojek, Bo (2007).半導体工学の歴史. ベルリン、ハイデルベルク: Springer-Verlag Berlin Heidelberg. p. 321. ISBN 978-3-540-34258-8。

[32] 本吉正之 (2009). 「シリコン貫通ビア (TSV)」. Proceedings of the IEEE . 97 (1): 43–48. doi :10.1109/JPROC.2008.2007462. ISSN 0018-9219. S2CID 29105721.

[33] 「トランジスタがムーアの法則を維持」EETimes 2018年12月12日。 2019年7月18日閲覧。

[34] 「トランジスタを発明したのは誰か?」コンピュータ歴史博物館2013年12月4日。 2019年7月20日閲覧。

[35] ダンカン、ベン (1996)。高性能オーディオパワーアンプ。エルゼビア。p. 177。ISBN 978-0-08-050804-7。

[kahng-36] 「Dawon Kahng」。全米発明家の殿堂。 2019年6月27日閲覧。

[uspto-37] 「2019年国際知的財産会議におけるイアンク所長の発言」。米国特許商標庁。2019年6月10日。 2019年7月20日閲覧。

[38] Howard R. Duff (2001). 「John Bardeenとトランジスタ物理学」AIP Conference Proceedings . Vol. 550. pp. 3–32. doi : 10.1063/1.1354371 .

[computerhistory1963-39] 「1963年:相補MOS回路構成が発明される」。コンピュータ歴史博物館。 2019年7月6日閲覧。

[40] 米国特許 3,102,230、1960年に出願、1963年に発行

[41] D. Kahng および SM Sze、「フローティングゲートとメモリデバイスへのその応用」、The Bell System Technical Journal、第 46 巻、第 4 号、1967 年、1288 ～ 1295 ページ

[FarrahSteinberg-42] ^ Farrah, HR; Steinberg , RF (1967年2 月)。「ダブルゲート薄膜トランジスタの分析」。IEEE Transactions on Electron Devices。14 ( 2): 69–74。Bibcode :1967ITED...14...69F。doi : 10.1109 /T-ED.1967.15901。

[43] Colinge, JP (2008). FinFET とその他のマルチゲートトランジスタ。Springer Science & Business Media。p. 11。ISBN 978-0-387-71751-7。

[44] 関川俊弘、林裕（1984年8月1日）。「追加のボトムゲートを持つXMOSトランジスタの計算された閾値電圧特性」。ソリッドステートエレクトロニクス。27 （8）：827–828。Bibcode ：1984SSEle..27..827S。doi ： 10.1016/0038-1101（84）90036-4。ISSN 0038-1101 。

[45] 「IEEE Andrew S. Grove Award Recipients」。IEEE Andrew S. Grove Award。米国電気電子学会。2018年9月9日時点のオリジナルよりアーカイブ。 2019年7月4日閲覧。

[46] 「トライゲートテクノロジーによる FPGA の画期的な利点」(PDF)。Intel 。2014 年。2019 年7 月 4日閲覧。

[millman2-47] Jacob Millman (1985).電子デバイスと回路. シンガポール: McGraw-Hill International . p. 397. ISBN 978-0-07-085505-2。

[millman-48] Jacob Millman (1985).電子デバイスと回路. シンガポール: McGraw-Hill. pp. 384–385. ISBN 978-0-07-085505-2。

[49] Galup-Montoro, C.; Schneider, MC (2007).回路解析と設計のための MOSFET モデリング. ロンドン/シンガポール: World Scientific . p. 83. ISBN 978-981-256-810-6。

[50] Norbert R Malik (1995).電子回路: 解析、シミュレーション、設計. イングルウッドクリフス、ニュージャージー: プレンティスホール。pp. 315–316。ISBN 978-0-02-374910-0。

[51] Spencer, RR; Ghausi, MS (2001).マイクロエレクトロニクス回路。アッパーサドルリバー NJ: Pearson Education/Prentice-Hall。p. 102。ISBN 978-0-201-36183-4。

[52] Sedra, AS; Smith, KC (2004). Microelectronic circuit (第 5 版). ニューヨーク: Oxford University Press. p. 552. ISBN 978-0-19-514251-8。

[Gray-Mayer-53] PR Gray、PJ Hurst、SH Lewis、RG Meyer (2001)。アナログ集積回路の解析と設計（第4版）。ニューヨーク：Wiley。pp. §1.5.2 p. 45。ISBN 978-0-471-32168-2。

[54] Bob Yirka (2011年1月10日). 「IBM、初のグラフェンベースの集積回路を開発」. Phys.org . 2019年1月14日閲覧。

[55] Lin, Y.-M.; Valdes-Garcia, A.; Han, S.-J.; Farmer, DB; Sun, Y.; Wu, Y.; Dimitrakopoulos, C.; Grill, A; Avouris, P; Jenkins, KA (2011). 「ウェーハスケールのグラフェン集積回路」. Science . 332 (6035): 1294–1297. Bibcode :2011Sci...332.1294L. doi :10.1126/science.1204428. PMID 21659599. S2CID 3020496.

[56] Belle Dumé (2012年12月10日). 「フレキシブルグラフェントランジスタが新記録を樹立」. Physics World . 2019年1月14日閲覧。

[57] Schöning, Michael J.; Poghossian, Arshak (2002). 「生物学的に敏感な電界効果トランジスタ (BioFET) の最近の進歩」(PDF) . Analyst . 127 (9): 1137–1151. Bibcode :2002Ana...127.1137S. doi :10.1039/B204444G. PMID 12375833.

[58] reepatentsonline.com、HIGFET と方法 - Motorola]

[59] Ionescu, AM; Riel, H. (2011). 「エネルギー効率の高い電子スイッチとしてのトンネル電界効果トランジスタ」Nature . 479 (7373): 329–337. Bibcode :2011Natur.479..329I. doi :10.1038/nature10679. PMID 22094693. S2CID 4322368.

[60] Dumé, Isabelle (2018年12月12日). 「トポロジカルなオフオンスイッチで新しいタイプのトランジスタが作れる」. Physics World . IOP Publishing . 2022年1月16日閲覧。

[61] 「有機トランジスタがニューロインスパイア型コンピュータの新世代への道を開く」ScienceDaily 2010年1月29日2019年1月14日閲覧。

[62] Sarvari H.; Ghayour, R.; Dastjerdy, E. (2011). 「モード空間における非平衡グリーン関数によるグラフェンナノリボンFETの周波数解析」Physica E: 低次元システムとナノ構造43 (8): 1509–1513. Bibcode : 2011PhyE...43.1509S. doi :10.1016/j.physe.2011.04.018.

[63] Jerzy Ruzyllo (2016). 半導体用語集: 半導体コミュニティのためのリソース。World Scientific。p. 244。ISBN 978-981-4749-56-5。

[64] Appenzeller J、他。（2008年11月）。「ナノワイヤエレクトロニクスに向けて」。電子デバイスに関する IEEE トランザクション。55 (11): 2827–2845。Bibcode :2008ITED...55.2827A。土井：10.1109/ted.2008.2008011。ISSN 0018-9383。OCLC 755663637。S2CID 703393 。

[65] Prakash, Abhijith; Ilatikhameneh, Hesameddin; Wu, Peng; Appenzeller, Joerg (2017). 「2D チャネルからのショットキーバリアトランジスタのコンタクトゲーティングの理解」。Scientific Reports . 7 (1): 12596. arXiv : 1707.01459 . Bibcode :2017NatSR...712596P. doi :10.1038/s41598-017-12816-3. ISSN 2045-2322. OCLC 1010581463. PMC 5626721 . PMID 28974712.

[66] ミクロス、ボルザ。「グラフェン電界効果トランジスタ（GFET）とは何か？」Graphenea 。 2019年1月14日閲覧。

[67] IBM Researchが「VTFET」を発表: finFETの2倍の性能を誇る革新的な新チップアーキテクチャ 2021年12月

[68] VIII.5. トランジスタのノイズ

[69] アレン・モッターズヘッド (2004)。電子デバイスとシラジ回路。ニューデリー：プレンティス・ホール・オブ・インディア。ISBN 978-81-203-0124-5。

[70] Bhalla, Anup (2021-09-17). 「SiC FETの起源と完璧なスイッチに向けた進化」。Power Electronics News 。2022年1月21日閲覧。

[71] 電界効果トランジスタ (FET) の低速ボディダイオード故障: ケーススタディ。

[72] Sporea, RA; Trainor, MJ; Young, ND; Silva, SRP (2014). 「薄膜デジタル回路の性能を桁違いに向上させるソースゲートトランジスタ」Scientific Reports . 4 : 4295. Bibcode :2014NatSR...4E4295S. doi :10.1038/srep04295. PMC 3944386 . PMID 24599023.