JFET

接合型電界効果トランジスタ（JFET ）は、電界効果トランジスタの中で最も単純なタイプの1つです。^{[ 1 ]} JFETは、電子的に制御されるスイッチや抵抗器として、または増幅器を構築するために使用できる3端子の半導体デバイスです。

バイポーラ接合トランジスタとは異なり、JFETはバイアス電流を必要としないため、電圧制御のみを行います。電荷は、ソース端子とドレイン端子の間の半導体チャネルを流れます。ゲート端子に逆バイアス電圧を印加すると、チャネルが狭まり、電流が妨げられたり、完全に遮断されたりします。JFETは通常、ゲート端子とソース端子の間に電圧がないときに導通します。ゲート端子とソース端子の間に適切な極性の電位差を印加すると、JFETは電流の流れに対してより抵抗を持つようになり、ソース端子とドレイン端子の間のチャネルを流れる電流が減少します。

JFETは、多数キャリアが存在しない空乏層の原理に基づいているため、空乏型デバイスと呼ばれることがあります。電流を流すには、この空乏層を閉じる必要があります。

JFETはn型またはp型のチャネルを持つことができます。n型の場合、ゲートに印加される電圧がソースに対して負であれば、電流は減少します（p型の場合も同様で、ゲートに印加される電圧がソースに対して正であれば減少します）。共通ソースまたは共通ドレイン構成のJFETは入力インピーダンスが大きいため^{[ 2 ] （10 10} Ω程度の場合もあります）、ゲートへの入力として使用される回路から引き込まれる電流はわずかです。 

1920年代から1930年代にかけて、ジュリアス・リリエンフェルドはFETに類似したデバイスを次々と特許取得した。しかし、FETが実際に製造できるようになるまでには、材料科学と製造技術の進歩に数十年を要することになる。

JFETは1945年にハインリッヒ・ウェルカーによって初めて特許が取得されました。^{[ 3 ]} 1940年代には、研究者のジョン・バーディーン、ウォルター・ハウザー・ブラッテン、ウィリアム・ショックレーがFETの構築を試みましたが、度重なる試みで失敗しました。彼らは、失敗の原因を診断しようとする過程で、点接触トランジスタを発見しました。1952年にショックレーがJFETに関する理論的考察を行った後、1953年にジョージ・C・デイシーとイアン・M・ロスによって実用的なJFETが作られました。^{[ 4 ]}日本のエンジニアである西沢淳一と渡辺義明は、1950年に静的誘導トランジスタ（SIT）と呼ばれる同様のデバイスの特許を申請しました。SITは、チャネルが短いタイプのJFETです。^{[ 4 ]}

JFETを用いた高速・高電圧スイッチングは、2008年に炭化ケイ素（SiC）ワイドバンドギャップデバイスが商用化されたことで技術的に実現可能になった。製造上の初期の困難、特にばらつきや歩留まりの低さのため、 SiC JFETは当初ニッチな製品にとどまり、それに伴いコストも高かった。2018年までに、これらの製造上の問題はほぼ解決された。その頃には、SiC JFETは従来の低電圧シリコンMOSFETと組み合わせて使用​​されることも一般的になっていた。^{[ 5 ]}この組み合わせでは、SiC JFET + Si MOSFETデバイスは、ワイドバンドギャップデバイスの利点とMOSFETの容易なゲート駆動の利点の両方を備えている。^{[ 5 ]}

JFETは、正電荷キャリア（正孔） （p型）または負電荷キャリア（電子）（n型）を豊富に含むようにドーピングされた半導体材料の長いチャネルです。両端のオーミックコンタクトがソース（S）とドレイン（D）を形成します。チャネルの片側または両側、あるいはチャネルとは逆のドーピングを施した領域を用いてチャネルを囲むようにpn接合が形成され、オーミックゲートコンタクト（G）によってバイアスされます。

JFETの動作は、庭のホースに例えることができます。ホースを通る水の流れは、ホースを絞って断面積を小さくすることで制御できますが、JFETを通る電荷の流れは、電流を流すチャネルを狭めることで制御されます。電流は、ソースとドレイン間の電界にも依存します（ホースの両端の圧力差に相当します）。この電流依存性は、ある印加電圧を超えると、図に示す特性では示されません。これは飽和領域と呼ばれ、JFETは通常、この定電流領域で動作します。この領域では、デバイス電流はドレイン・ソース間電圧の影響をほとんど受けません。JFETは、この定電流特性を接合型トランジスタや熱電子管（真空管）の四極管および五極管と共有しています。

導電チャネルの狭窄は電界効果によって実現される。ゲートとソースの間に電圧を印加してゲート・ソースpn接合を逆バイアスすることで、この接合の空乏層が広がり（上図参照）、導電チャネルに侵入して断面積が制限される。空乏層は移動キャリアが枯渇しているため、実際には電気的に非伝導性であることから、このように呼ばれている。^{[ 6 ]}

空乏層が伝導チャネルの幅に及ぶと、ピンチオフが実現し、ドレインからソースへの伝導が停止します。ピンチオフは、ゲート・ソース接合の特定の逆バイアス（ VGS ）で発生します。ピンチオフ電圧（Vp _）（しきい値電圧^{[ 7 ] [ 8 ]}またはカットオフ電圧^{[ 9 ] [ 10 ] [ 11 ]}とも呼ばれる）は、同じタイプのデバイス間でも大きく異なります。例えば、Temic J202デバイスのVGS _(off)は-0.8Vから-4Vまで変化し^{[ 12 ]}、J308のVGS(off)は-1Vから-6.5Vまで変化します[ ₁₃ ] 。（紛らわしい^ことに、ピンチオフ電圧という用語は_、線形領域と飽和領域を分けるVDS値を指す場合にも使用されます^{[ 10 ] [ 11 ]}）。

nチャネルデバイスをオフにするには、負のゲート・ソース間電圧（VGS ）が必要です。逆に、 pチャネルデバイスをオフにするには、_正のVGSが_必要です。

通常動作時、ゲートによって発生する電界は、ソース・ドレイン間の伝導をある程度遮断する。

一部のJFETデバイスは、ソースとドレインに関して対称的な構造をしている。

JFETのゲートは、チャネルの中央に描かれる場合もあります（これらの例のようにドレイン電極やソース電極ではなく）。この対称性から、「ドレイン」と「ソース」は互換性があると考えられますが、この記号は実際に互換性のあるJFETにのみ使用してください。

回路機能にとって筐体が重要な場合（例えば、同一パッケージ内のデュアルマッチドコンポーネントなど）、シンボルは円（ディスクリートデバイスの外形を表す）の中に描かれることがあります。^{[ 14 ]}

いずれの場合も、矢印の先端はチャネルとゲートの間に形成されるPN接合の極性を示しています。通常のダイオードと同様に、矢印はPからNを指し、これは順方向バイアス時の電流の方向です。英語の覚え方としては、Nチャネルデバイスの矢印は「inを指す」というものがあります。

室温では、JFETのゲート電流（ゲートとチャネルの接合部の逆方向漏れ電流）は、 MOSFET（ゲートとチャネルの間に絶縁酸化膜がある）のゲート電流と同程度ですが、バイポーラ接合トランジスタのベース電流よりははるかに小さいです。JFETはMOSFETよりもゲイン（相互コンダクタンス）が高く、フリッカーノイズも低いため、一部の低ノイズ、高入力インピーダンスのオペアンプに使用されています。さらに、JFETは静電荷の蓄積による損傷を受けにくいです。^{[ 15 ]}

• 定電流ダイオード
• フェトロン
• MOSFET
• メシュフェト

• ウィキメディア・コモンズにあるJFET関連のメディア
• 物理学111実験 - JFET回路I
• nチャネルJFETのインタラクティブな解説