Loading article…
強誘電体電界効果トランジスタ( Fe FET ) は、デバイスのゲート電極とソース・ドレイン伝導領域 (チャネル)の間に挟まれた強誘電体材料を含む電界効果トランジスタの一種です。強誘電体内の永久電界分極により、このタイプのデバイスは、電気バイアスがない場合でもトランジスタの状態 (オンまたはオフ) を保持します。
FeFET ベースのデバイスは、単一トランジスタの不揮発性メモリの一種であるFeFET メモリで使用されます。
説明
1955年、イアン・マンロー・ロスはFeFETまたはMFSFETの特許を申請した。その構造は現代の反転チャネルMOSFETの構造に似ていたが、酸化物の代わりに強誘電体/絶縁体として使用されていた。[1]強誘電体（硫酸トリグリシン）を固体メモリに使用することは、1963年にモールとタルイによって薄膜トランジスタを使用して提案された。[2] 1960年代にさらなる研究が行われたものの、薄膜ベースのデバイスの保持特性は不十分だった。[3]初期の電界効果トランジスタベースのデバイスでは、チタン酸ビスマス（Bi 4 Ti 3 O 12）強誘電体、またはPb 1−x Ln x TiO 3（PLT）と関連する混合ジルコン酸チタン酸塩（PLZT）が使用されていた。[3] 1980年代後半には、アドレス指定FETに接続されたコンデンサとして強誘電体薄膜を使用するFerroelectric RAMが開発された。 [3]
FeFETベースのメモリデバイスは、強誘電体の抗電圧以下の電圧を使用して読み取られます。[4]
実用的なFeFETメモリデバイスを実現するための課題としては、（2006年現在）強誘電体とゲートの間に高誘電率、高絶縁層を選択すること、強誘電体の高い残留分極の問題、限られた保持時間（約数日、10年必要）などが挙げられる。[5]
強誘電体層をそれに応じて縮小できれば、FeFETベースのメモリデバイスはMOSFETデバイスと同様に縮小（縮小）することが期待されます。ただし、横方向に約20nmの限界が存在する可能性があります[6]（超常誘電限界、別名強誘電体限界）。微細化におけるその他の課題としては、膜厚の減少による（望ましくない）分極効果、電荷注入、リーク電流などがあります。[5]
研究開発
2017年に、FeFETベースの不揮発性メモリが、強誘電体として二酸化ハフニウム（HfO 2 ）を使用したFDSOI CMOS（完全空乏型シリコンオンインシュレータ）を使用して22nmノードで構築されたと報告されました。報告された最小のFeFETセルサイズは0.025μm 2で、デバイスは4.2Vで約10ns持続するセット/リセットパルスを使用して32Mビットアレイとして構築されました。デバイスは10 5サイクルの耐久性と最大300Cのデータ保持を示しました。[7]
2017年現在、[update]新興企業である強誘電体メモリ会社は、二酸化ハフニウムをベースにしたFeFETメモリを商用デバイスとして開発しようとしています。同社の技術は、現代のプロセスノードサイズに拡張でき、現代の製造プロセス（HKMG）と統合でき、従来のCMOSプロセスに簡単に統合でき、必要なマスクは2つだけです。[8]
参照
- 強誘電体RAM、従来のDRAM構造のコンデンサに強誘電体材料を使用するRAM
参考文献
- ^ Stefan Ferdinand Müller (2016).将来の CMOS テクノロジーノードに向けた HfO2 ベースの強誘電体メモリの開発。BoD – Books on Demand。ISBN 9783739248943。
- ^ パークら。 2016、§1.1.1、p.3。
- ^ abc Park et al. 2016、§1.1.1、p.4。
- ^ パークら。 2016、§ 1.1.2、p.6。
- ^ abc Zschech, Ehrenfried; Whelan, Caroline; Mikolajick, Thomas, 編 (2005)、『情報技術のための材料：デバイス、相互接続、パッケージング』、Springer、pp. 157 –
- ^ Khosla, Robin; Sharma, Deepak K.; Mondal, Kunal; Sharma, Satinder K. (2014-10-13). 「強誘電体電界効果トランジスタの信頼性分析のための Au/Pb (Zr0.52Ti0.48) O3/TiOxNy/Si ゲートスタックに対する電気的ストレスの影響」. Applied Physics Letters . 105 (15): 152907. Bibcode :2014ApPhL.105o2907K. doi :10.1063/1.4897952. ISSN 0003-6951.
- ^ ab Dünkel, S. (2017 年 12 月)、「22nm FDSOI 以降向けの FeFET ベースの超低消費電力超高速組み込み NVM テクノロジ」、2017 IEEE 国際電子デバイス会議 (IEDM)、pp. 19.7.1–19.7.4、doi :10.1109/IEDM.2017.8268425、ISBN 978-1-5386-3559-9、S2CID 19624615
- ^ Lapedus, Mark (2017 年 2 月 16 日)、「FeFET とは何か?」、semiengineering.com
- Park, Byung-Eun、Ishiwara, Hiroshi、Okuyama, Masanori、Sakai, Shigeki、Yoon, Sung-Min、編著 (2016)、「強誘電体ゲート電界効果トランジスタメモリ：デバイス物理とアプリケーション」、Topics in Applied Physics、第131号、Springer