論理ゲート

論理ゲートはブール関数、つまり1つ以上のバイナリ入力に対して実行される論理演算を実行して単一のバイナリ出力を生成するデバイスです。文脈に応じて、この用語は理想的な論理ゲート、たとえば立ち上がり時間がゼロでファンアウトが無制限のゲートを指す場合もあれば、非理想的な物理デバイスを指す場合もあります^[1]（比較については 理想的なオペアンプと実際のオペアンプを参照）。

論理ゲートを構築する主な方法は、電子スイッチとして機能するダイオードまたはトランジスタを使用することです。今日、ほとんどの論理ゲートはMOSFET（金属酸化物半導体電界効果トランジスタ）で作られています。^[2]また、真空管、リレーロジックを備えた電磁リレー、流体ロジック、空気圧ロジック、光学、分子、音響、^[3]、さらには機械的または熱的^[4]要素を使用して構築することもできます。

論理ゲートはブール関数を構成するのと同じ方法でカスケード接続できるため、ブール論理全体の物理モデルを構築でき、したがってブール論理で記述できるすべてのアルゴリズムと数学を構築できます。論理回路には、マルチプレクサ、レジスタ、算術論理ユニット(ALU)、コンピュータメモリなどのデバイスから、1億を超える論理ゲートを含む完全なマイクロプロセッサまでが含まれます^[5]。

複合論理ゲートAND-OR-Invert（AOI）とOR-AND-Invert（OAI）は、MOSFETを使用した構成が個々のゲートの合計よりも単純で効率的であるため、回路設計でよく使用されます。^[6]

二進法は、古代の易経の二進法の影響を受けて、ゴットフリート・ヴィルヘルム・ライプニッツによって改良されました（1705年に出版）。 ^{[7] [8]}ライプニッツは、二進法の使用によって算術と論理の原理が組み合わされることを確立しました。

1886年の手紙で、チャールズ・サンダース・パースは、論理演算を電気スイッチング回路で実行する方法を説明しました。^[9]初期の電気機械式コンピュータは、真空管（熱電子バルブ）やトランジスタ（後の電子コンピュータの基盤となった）などの後の革新ではなく、スイッチとリレーロジックで構成されていました。ルートヴィヒ・ヴィトゲンシュタインは、 16行の真理値表のバージョンを『論理哲学論考』（1921年）の命題5.101として導入しました。コインシデンス回路の発明者であるヴァルター・ボーテは、^[10] 1924年に最初の現代的な電子ANDゲートにより、1954年のノーベル物理学賞の一部を受賞しました。コンラート・ツーゼは、彼のコンピュータZ1（1935年から1938年） 用に電気機械式論理ゲートを設計および構築しました。

1934年から1936年にかけて、NECのエンジニアである中島章、クロード・シャノン、ビクター・シェスタコフは、一連の論文でスイッチング回路理論を発表し、彼らが独立に発見した2値 ブール代数がスイッチング回路の動作を記述できることを証明した。^{[11] [12] [13] [14]電気スイッチのこの特性を利用してロジックを実装することは、すべての電子デジタル}コンピュータの基礎となる基本概念である。スイッチング回路理論は、第二次世界大戦中および戦後に電気工学界で広く知られるようになり、デジタル回路設計の基礎となり、理論的な厳密さが、それまで主流だったアドホックな方法に取って代わった。^[14]

1948年、バーディーン氏とブラッテンは反転層を備えた絶縁ゲートトランジスタ（IGFET）の特許を取得しました。彼らのコンセプトは、今日のCMOS技術の基礎を形成しています。^{[15] 1957年、フロッシュ氏とデリック氏は}PMOSおよびNMOSプレーナゲートの製造に成功しました。 ^[16]その後、ベル研究所のチームがPMOSゲートとNMOSゲートを備えたMOSの動作を実証しました。 [17] 1963年、フェアチャイルドセミコンダクターのチタン・サー氏とフランク・ワンラス氏によって、両方のタイプが組み合わされ、相補型MOS（CMOS）ロジックに適応されました。[ ^{18 ]}

一般的に使用されている基本的な論理ゲートのシンボルには 2 セットあり、どちらもANSI / IEEE Std 91-1984 とその補足 ANSI/IEEE Std 91a-1991 で定義されています。従来の回路図に基づく「特徴的な形状」のセットは、単純な図面に使用され、1950 年代と 1960 年代の米国軍事規格MIL-STD-806 に由来しています。 ^[19]これは、その起源を反映して、非公式に「軍事」と説明されることもあります。ANSI Y32.14 と、後に IEEE と IEC によって改良されたその他の初期の業界標準に基づく「長方形の形状」のセットは、すべてのタイプのゲートに対して長方形のアウトラインを持ち、従来のシンボルで可能な範囲よりもはるかに幅広いデバイスを表現できます。^[20] IEC規格IEC 60617-12は、欧州のEN 60617-12:1999、英国のBS EN 60617-12:1999、ドイツのDIN EN 60617-12:1998などの他の規格にも採用されています。

IEEE Std 91-1984 と IEC 617-12 の共通の目標は、回路図記号を使用してデジタル回路の複雑な論理機能を記述する統一された方法を提供することでした。これらの機能は、単純な AND ゲートや OR ゲートよりも複雑です。4 ビット カウンターなどの中規模回路から、マイクロプロセッサなどの大規模回路まで、さまざまなものがあります。

IEC 617-12 と、その後継で番号が変更された IEC 60617-12 は、「特徴的な形状」のシンボルを明示的に示していませんが、禁止していません。^[20]ただし、ANSI/IEEE Std 91 (および 91a) では、次の注記とともに示されています。「特徴的な形状のシンボルは、IEC 出版物 617、パート 12 によると、推奨されませんが、その標準に矛盾するとは見なされません。」 IEC 60617-12 には、対応する注記 (セクション 2.1) が含まれています。「推奨されませんが、公式の国家標準で認められている他のシンボル、つまりシンボル [基本ゲートのリスト] の代わりに特徴的な形状を使用することは、この標準に矛盾するとは見なされません。これらの他のシンボルを組み合わせて複雑なシンボルを形成すること (たとえば、埋め込みシンボルとして使用すること) は推奨されません。」この妥協案は、IEEE と IEC のそれぞれのワーキング グループ間で合意されたもので、IEEE と IEC の規格が相互に準拠することを可能にします。

1980 年代には、回路図は回路基板とゲート アレイと呼ばれるカスタム IC の両方を設計するための主な方法でした。今日では、カスタム IC とフィールド プログラマブル ゲート アレイは、通常、 VerilogやVHDLなどのハードウェア記述言語(HDL)を使用して設計されます。

ド・モルガンの法則を使用すると、AND関数は、入力と出力が否定されたOR関数と同一になります。同様に、 OR関数は、入力と出力が否定されたAND関数と同一になります。NAND ゲートは、入力が否定された OR ゲートと同等であり、NOR ゲートは、入力が否定された AND ゲートと同等です。

これにより、反対のコア シンボル ( ANDまたはOR ) を使用するが、入力と出力が否定される基本ゲートの代替シンボル セットが生まれます。これらの代替シンボルを使用すると、論理回路図がはるかに明確になり、アクティブ ハイ出力をアクティブ ロー入力に誤って接続したり、その逆を行ったりすることを示しやすくなります。両端に論理否定がある接続は、否定のない接続と適切なゲートの変更に置き換えることができます (またはその逆)。一方の端に否定があり、もう一方の端に否定がない接続は、代わりに両端のいずれかにド モルガン等価シンボルを使用することで、解釈しやすくなります。接続の両端の否定または極性インジケータが一致する場合、そのパスには論理否定はありません (事実上、バブルは「キャンセル」されます)。そのため、1 つのシンボルから次のシンボルへの論理状態を追跡しやすくなります。これは実際のロジック ダイアグラムでよく見られる現象です。したがって、読者は図形を OR または AND 図形としてのみ関連付ける習慣を身につけるのではなく、入力と出力の両方のバブルを考慮して、示されている「真の」ロジック関数を決定する必要があります。

ド・モルガン記号は、ゲートの主な論理的目的と、「信号が送られた」(アクティブ、オン) 状態にあると見なされるノードの極性をより明確に表示できます。2 入力 NAND ゲートを使用して、スイッチによっていずれかの入力が低くなったときにモーターを駆動するという簡略化されたケースを考えてみましょう。「信号が送られた」状態 (モーターがオン) は、どちらかのスイッチがオンになっているときに発生します。AND ロジックを示す通常の NAND 記号とは異なり、ド・モルガン バージョン (2 つの負の入力 OR ゲート) は、OR が対象であることを正しく示します。通常の NAND 記号では、出力にバブルがあり、入力にバブルはありません (モーターをオンにする状態とは逆)。しかし、ド・モルガン記号では、モーターを駆動する極性で入力と出力の両方が表示されます。

ド・モルガンの定理は、経済的な理由から、論理ゲートを NAND ゲートのみの組み合わせとして、または NOR ゲートのみの組み合わせとして実装するために最もよく使用されます。

さまざまな論理ゲートの出力比較:

チャールズ・サンダース・パース（1880-1881年）は、NORゲートのみ（またはNANDゲートのみ）を使用して他のすべての論理ゲートの機能を再現できることを示したが、その研究は1933年まで公開されなかった。 ^[21]最初に公開された証明は1913年にヘンリー・M・シェファーによって行われたため、NAND論理演算はシェファーストロークと呼ばれることもあり、論理NORはパースの矢印と呼ばれることもある。^[22]そのため、これらのゲートはユニバーサル論理ゲートと呼ばれることもある。^[23]

論理ゲートは状態を保持するためにも使用でき、データの保存を可能にします。記憶素子は、いくつかのゲートを「ラッチ」回路に接続することによって構築できます。ラッチ回路は、スタティック ランダム アクセス メモリで使用されます。クロック信号を使用し、クロックの立ち上がりまたは立ち下がりエッジでのみ変化する、より複雑な設計は、エッジ トリガー「フリップフロップ」と呼ばれます。正式には、フリップフロップは 2 つの安定した状態を無期限に維持できるため、双安定回路と呼ばれます。複数ビットの値を保存するために複数のフリップフロップを並列に組み合わせたものは、レジスタと呼ばれます。これらのゲート設定のいずれかを使用する場合、システム全体にメモリがあり、出力が以前の状態、つまり入力状態のシーケンスによって影響を受ける可能性があるため、シーケンシャル ロジックシステムと呼ばれます。対照的に、組み合わせロジックからの出力は、現在の入力の組み合わせのみであり、以前の入力状態と出力状態には影響されません。

これらの論理回路は、コンピュータのメモリで使用されます。速度、複雑さ、ストレージの信頼性などの要素に基づいてパフォーマンスが異なり、アプリケーションに基づいてさまざまなタイプの設計が使用されます。

機能的に完全なロジックシステムは、リレー、バルブ(真空管)、またはトランジスタで構成される場合があります。

電子論理ゲートは、リレーとスイッチの同等のものと大きく異なります。これらははるかに高速で、消費電力がはるかに少なく、はるかに小型です (ほとんどの場合、すべて 100 万分の 1 以上)。また、基本的な構造上の違いもあります。スイッチ回路は、入力と出力の間を電流が流れる (どちらの方向にも) ための連続した金属経路を作成します。一方、半導体論理ゲートは、高ゲイン電圧増幅器として機能し、 入力 で小さな電流を吸収し、出力で低インピーダンスの電圧を生成します。半導体論理ゲートの出力と入力の間で電流が流れることはできません。

小規模ロジックの場合、設計者は現在、Texas InstrumentsのTTL 7400 シリーズ、RCAのCMOS 4000 シリーズ、およびそれらの最近の後継製品などのデバイス ファミリの既成ロジック ゲートを使用しています。これらの固定機能ロジック ゲートは、プログラマブル ロジック デバイスに置き換えられつつあります。プログラマブル ロジック デバイスを使用すると、設計者は多数の混合ロジック ゲートを 1 つの集積回路にまとめることができます。FPGAなどのプログラマブル ロジック デバイスのフィールド プログラマブルな性質により、ハードウェアの「ハード」な特性が軽減されました。現在では、ハードウェア システムのコンポーネントの一部を再プログラムすることでロジック設計を変更できるため、ロジック システムのハードウェア実装の特徴や機能を変更できるようになりました。

7400 や 4000 ファミリなどの標準化された集積回路ロジック ファミリの重要な利点は、カスケード接続が可能なことです。つまり、1 つのゲートの出力を 1 つまたは複数の他のゲートの入力に接続できるということです。各集積回路の制限を考慮すれば、ゲートの内部動作をあまり気にすることなく、さまざまな複雑さのシステムを構築できます。

1 つのゲートの出力は、他のゲートへの入力を有限の数だけ駆動できます。この数は「ファンアウト制限」と呼ばれます。また、ゲートの入力の変化からその出力の対応する変化までには、「伝播遅延」と呼ばれる遅延が常に存在します。ゲートがカスケード接続されている場合、伝播遅延の合計は個々の遅延の合計とほぼ同じになり、この影響は高速同期回路で問題になる可能性があります。多くの入力が出力に接続されている場合、すべての入力と配線の分散容量と、各出力が供給できる電流の量が限られているため、追加の遅延が発生する可能性があります。

ロジック ファミリには、RDL (抵抗器 - ダイオード ロジック)、RTL (抵抗器 - トランジスタ ロジック)、DTL (ダイオード - トランジスタ ロジック)、 TTL (トランジスタ - トランジスタ ロジック)、CMOSなど、さまざまな特性 (消費電力、速度、コスト、サイズ) を持つものがあります。また、標準 CMOS ロジックと、CMOS テクノロジを使用しながらも低速の PMOS トランジスタによる速度低下を回避するための最適化が施された高度なタイプなど、サブバリアントもあります。

最も単純な論理ゲート ファミリはバイポーラ トランジスタを使用し、抵抗器 - トランジスタ ロジック(RTL) と呼ばれます。単純なダイオード ロジック ゲート (ゲイン要素がありません) とは異なり、RTL ゲートは無制限にカスケード接続して、より複雑なロジック関数を作成できます。RTL ゲートは初期の集積回路で使用されていました。速度と密度を高めるために、RTL で使用されていた抵抗器がダイオードに置き換えられ、ダイオード - トランジスタ ロジック(DTL)が生まれました。その後、トランジスタ - トランジスタ ロジック(TTL) が DTL に取って代わりました。

集積回路がより複雑になるにつれて、バイポーラ トランジスタはより小型の電界効果トランジスタ( MOSFET )に置き換えられました( PMOSおよびNMOSを参照)。消費電力をさらに削減するために、デジタル システムの最新のチップ実装のほとんどでCMOSロジックが使用されています。CMOS は、低消費電力で高速を実現するために、相補型 (n チャネルと p チャネルの両方) MOSFET デバイスを使用します。

その他の種類の論理ゲートには以下のものがあるが、これらに限定されない：^[24]

3 ステート ロジック ゲートは、高 (H)、低 (L)、高インピーダンス (Z) の 3 つの異なる出力を持つことができるロジック ゲートの一種です。高インピーダンス状態は、厳密にバイナリであるロジックでは役割を果たしません。これらのデバイスは、CPUのバス上で使用され、複数のチップがデータを送信できるようにします。適切な制御回路を使用してラインを駆動する 3 ステートのグループは、基本的にマルチプレクサと同等であり、物理的に別々のデバイスまたはプラグイン カードに分散される場合があります。

電子機器では、高出力とは、出力が正電源端子（正電圧）から電流を供給していることを意味します。低出力とは、出力が負電源端子（ゼロ電圧）に電流を流していることを意味します。高インピーダンスとは、出力が回路から実質的に切断されていることを意味します。

非電子的な実装は多様であるが、実際に使用されているものはほとんどない。ハーバード・マークIなどの初期の電気機械式デジタルコンピュータの多くは、電気機械式リレーを使用したリレー論理ゲートから構築された。論理ゲートは、ソルテベリリレーなどの空気圧装置や、分子スケールを含む機械式論理ゲートを使用して作成できる。 ^[26]さまざまな種類の基本的な論理ゲートが分子を使用して構築されており（分子論理ゲート）、化学入力と分光出力に基づいています。^{[27]論理ゲートは}DNAから作成されており（DNAナノテクノロジーを参照）^[28]、MAYAと呼ばれるコンピュータの作成に使用されました（MAYA-IIを参照）。論理ゲートは量子力学的効果から作成できます（量子論理ゲートを参照） 。フォトニック論理ゲートは非線形光学効果を使用します。

原則として、機能的に完全なゲート(たとえば、NOR ゲートまたは NAND ゲート) につながる任意の方法を使用して、あらゆる種類のデジタル ロジック回路を作成できます。バス システムでは 3 ステート ロジックを使用する必要はなく、単純なロジック ゲート (NAND ゲート、NOR ゲート、AND ゲート、OR ゲートなど) のみを使用して構築できるデジタル マルチプレクサに置き換えることができることに注意してください。

• ボストック、ジェフ（1988）。プログラマブルロジックデバイス：テクノロジーとアプリケーション。McGraw - Hill。ISBN 978-0-07-006611-3。
• ブラウン、スティーブン D.フランシス、ロバート J.ローズ、ジョナサン。ヴラネシッチ、ズヴォンコ G. (1992)。フィールドプログラマブルゲートアレイ。クルーワーアカデミック。ISBN 978-0-7923-9248-4。

Wikiversityには論理ゲートに関する学習リソースがあります

• ウィキメディア・コモンズの論理ゲートに関連するメディア