Loading article…
さまざまな金属酸化物半導体電界効果トランジスタ(MOSFET、または MOS トランジスタ)半導体製造プロセスノードの半導体 規模の例が多数リストされています。
MOSFETデモンストレーションのタイムライン
PMOSとNMOS
CMOS（シングルゲート）
マルチゲート MOSFET (MuGFET)
その他のタイプのMOSFET
マイクロスケールMOSFETを使用した商用製品
20μm製造プロセスを採用した製品
10μm製造プロセスを採用した製品
- 1971年に発売された最初のシングルチップマイクロプロセッサ CPUであるIntel 4004。
- Intel 8008 CPU は 1972 年に発売されました。
8μm製造プロセスを採用した製品
- インテル1103は1970年に発売された初期のダイナミックランダムアクセスメモリ（DRAM）チップです。 [94]
- MOSテクノロジー6502 1MHz CPUは1975年に発売されました。[95]
6μm製造プロセスを採用した製品
- 東芝TLCS-12は、 1973年にフォードEEC（電子エンジン制御）システム用に開発されたマイクロプロセッサです。 [11]
- 1974年に発売されたIntel 8080 CPUはこのプロセスで製造された。[96]
- テレビインターフェースアダプタは、1977年にAtari 2600用に開発されたカスタムグラフィックスおよびオーディオチップです。[97]
- MOSテクノロジーSIDは、1982年にコモドール64用に開発されたプログラム可能なサウンドジェネレーターです。[97]
- MOSテクノロジーVIC-II、 1982年にコモドール64用に開発されたビデオディスプレイコントローラ（5μm）。[97]
3μm製造プロセスを採用した製品
- Intel 8085 CPUは1976年に発売されました。[98]
- Intel 8086 CPUは1978年に発売されました。[96]
- Intel 8088 CPUは1979年に発売されました。
- Motorola 68000 8 MHz CPU は 1979 年に発売されました (3.5 μm)。
1.5μm製造プロセスを採用した製品
- 1981年のNECの64kb SRAMメモリチップ。[47]
- Intel 80286 CPU は1982 年に発売されました。
- Amiga Advanced Graphics Architecture（1992年に最初に販売された）には、1.5μm CMOSプロセスを使用して製造されたAliceなどのチップが含まれていました。[99]
1μm製造プロセスを採用した製品
- NTTのDRAMメモリチップには、 1979年の64kbチップと1980年の256kbチップが含まれています。 [37]
- NECの1Mb DRAMメモリチップは1984年に登場しました。[47]
- Intel 80386 CPU は 1985 年に発売されました。
800nm製造プロセスを採用した製品
- 1984年のNTTの1Mb DRAMメモリチップ。[37]
- NECと東芝は 1986年に4Mb DRAMメモリチップにこのプロセスを採用した。[47]
- 日立、IBM、松下、三菱電機は 1987年に4Mb DRAMメモリチップにこのプロセスを採用した。[37]
- 1987年の東芝の4Mb EPROMメモリチップ。[47]
- 日立、三菱、東芝は1987年に1Mb SRAMメモリチップ にこのプロセスを採用した。 [47]
- Intel 486 CPU は1989 年に発売されました。
- microSPARC I は1992 年に発売されました。
- 最初の Intel P5 Pentium CPU (60 MHz および 66 MHz) は 1993 年に発売されました。
600nm製造プロセスを採用した製品
- 三菱電機、東芝、NECは1989年に600nmプロセス で製造された16Mb DRAMメモリチップを導入した。[47]
- 1990年のNECの16Mb EPROMメモリチップ。[47]
- 1991年の三菱の16Mb フラッシュメモリチップ。[47]
- Intel 80486DX4 CPU は1994 年に発売されました。
- 最初の PowerPC チップであるIBM / Motorola PowerPC 601 は、0.6 μm で製造されました。
- 75 MHz、90 MHz、100 MHz のIntel Pentium CPU。
350nm製造プロセスを採用した製品
- 1994年のソニーの16Mb SRAMメモリチップ。[47]
- NEC VR4300 (1995)、Nintendo 64ゲームコンソールで使用されました。
- Intel Pentium Pro (1995)、Pentium ( P54CS、1995)、および初期のPentium II CPU ( Klamath、1997)。
- AMD K5 (1996) およびオリジナルのAMD K6 (モデル 6、1997) CPU。
- Parallax Propeller、8コアマイクロコントローラ。[100]
250nm製造プロセスを採用した製品
- 1993年日立の16Mb SRAMメモリチップ。[47]
- 日立とNECは 1993年にこのプロセスで製造された256Mb DRAMメモリチップを発表し、続いて1994年に松下、三菱電機、沖電気が発表した。 [47]
- 1995年のNECの1Gb DRAMメモリチップ。[47]
- 1996年日立の128Mb NANDフラッシュメモリチップ。[47]
- 1999 年に市販されたDEC Alpha 21264A。
- AMD K6-2 ChomperおよびChomper Extended。Chomperは 1998 年 5 月 28 日にリリースされました。
- AMD K6-III「Sharptooth」は250nmを使用しました。
- 1997 年 8 月にリリースされたMobile Pentium MMX Tillamook。
- Pentium II デシューツ。
- 1998 年にリリースされたDreamcastコンソールのHitachi SH-4 CPU とPowerVR2 GPU。
- ペンティアムIII カトマイ。
- 初期のPlayStation 2のEmotion Engine CPU。
180nm製造技術を採用したプロセッサ
- Intel Coppermine E - 1999 年 10 月
- ソニープレイステーション2コンソールのエモーションエンジンとグラフィックシンセサイザー– 2000年3月[101]
- ATI Radeon R100 および RV100 Radeon 7000 – 2000
- AMD Athlon Thunderbird – 2000 年 6 月
- Intel Celeron (ウィラメット) – 2002 年 5 月
- モトローラPowerPC 7445 および 7455 (アポロ 6) – 2002 年 1 月
130nm製造技術を採用したプロセッサ
- 富士通SPARC64 V – 2001 [102]
- IBMと任天堂のGekko (ゲームキューブコンソール) – 2001
- モトローラPowerPC 7447 および 7457 – 2002
- IBM PowerPC G5 970 – 2002 年 10 月 – 2003 年 6 月
- Intel Pentium III TualatinおよびCoppermine – 2001-04
- インテルセレロン テュアラティン-256 – 2001-10-02
- インテルPentium M バニアス– 2003-03-12
- インテルPentium 4ノースウッド - 2002-01-07
- インテルセレロンノースウッド-128 – 2002-09-18
- Intel Xeon Prestonia および Gallatin – 2002-02-25
- VIA C3 – 2001
- AMD Athlon XPサラブレッド、ソートン、バートン
- AMD Athlon MP サラブレッド – 2002-08-27
- AMD Athlon XP-M サラブレッド、バートン、ダブリン
- AMDデュロンアップルブレッド – 2003-08-21
- AMD K7 Sempron Thoroughbred-B、Thorton、および Barton – 2004-07-28
- AMD K8 Sempronパリ – 2004-07-28
- AMD Athlon 64 Clawhammer と Newcastle – 2003-09-23
- AMD Opteronスレッジハンマー – 2003-06-30
- エルブルス 2000 1891ВМ4Я (1891VM4YA) – 2008-04-27 [1]
- MCST-R500S 1891BM3 – 2008-07-27 [2]
- ボルテックス86SX – [3]
ナノスケールMOSFETを使用した商用製品
90nm製造技術を使用したチップ
- ソニー・東芝エモーションエンジン＋グラフィックスシンセサイザー（プレイステーション2）– 2003年[101]
- IBM PowerPC G5 970FX – 2004
- エルピーダメモリの90nm DDR2 SDRAMプロセス– 2005年
- IBM PowerPC G5 970MP – 2005
- IBM PowerPC G5 970GX – 2005
- IBM Waternoose Xbox 360 プロセッサ – 2005
- IBM、ソニー、東芝Cell プロセッサ– 2005
- インテルPentium 4プレスコット – 2004-02
- インテルセレロンD プレスコット-256 – 2004-05
- インテルPentium M ドーサン– 2004-05
- インテルセレロンMドーサン-1024 – 2004-08
- Intel Xeon Nocona、アーウィンデール、クランフォード、ポトマック、パックスビル – 2004-06
- インテルPentium Dスミスフィールド – 2005-05
- AMD Athlon 64ウィンチェスター、ベニス、サンディエゴ、オーリンズ – 2004-10
- AMD Athlon 64 X2マンチェスター、トレド、ウィンザー – 2005-05
- AMD Sempronパレルモおよびマニラ – 2004-08
- AMD Turion 64ランカスターおよびリッチモンド – 2005-03
- AMD Turion 64 X2テイラーおよびトリニダード – 2006-05
- AMD Opteron Venus、Troy、Athens – 2005-08
- AMD デュアルコアOpteronデンマーク、イタリア、エジプト、サンタアナ、サンタローザ
- VIA C7 – 2005-05
- ルンソン（ゴッドソン）2ЕSTLS2E02 – 2007-04
- ルンソン（ゴッドソン）2F STLS2F02 – 2008-07
- MCST-4R – 2010-12
- エルブルス-2C+ – 2011-11
65nm製造技術を採用したプロセッサ
- ソニー・東芝EE + GS（PStwo）[103] – 2005
- Intel Pentium 4 (Cedar Mill) – 2006-01-16
- Intel Pentium D 900 シリーズ – 2006-01-16
- Intel Celeron D (Cedar Mill コア) – 2006-05-28
- インテル コア– 2006-01-05
- インテルCore 2 – 2006-07-27
- Intel Xeon (ソサマン) – 2006-03-14
- AMD Athlon 64シリーズ (Lima 以降) – 2007-02-20
- AMD Turion 64 X2シリーズ (Tyler 以降) – 2007-05-07
- AMD Phenomシリーズ
- IBM のCell プロセッサ– PlayStation 3 – 2007-11-17
- IBMのz10
- Microsoft Xbox 360「ファルコン」CPU – 2007～2009
- Microsoft Xbox 360「Opus」CPU – 2008
- Microsoft Xbox 360「Jasper」CPU – 2008～2010
- Microsoft Xbox 360「Jasper」GPU – 2008～2010
- サンUltraSPARC T2 – 2007–10
- AMD Turion Ultra – 2008-06 [104]
- TI OMAP 3ファミリー[105] – 2008-02
- VIA ナノ– 2008-05
- ロンソン– 2009
- NVIDIA GeForce 8800GT GPU – 2007
45 nmテクノロジーを採用したプロセッサ
- 松下は2007年に45nmのUniphierを発売した。[106]
- Wolfdale、Yorkfield、Yorkfield XE、Penryn は、 Core 2ブランドで販売されている Intel コアです。
- Intel Core i7シリーズ プロセッサ、i5 750 ( LynnfieldおよびClarksfield )
- Pentium Dual-Core Wolfdale-3Mは、現在[いつ? ] Pentiumブランドで販売されている Intel の主流デュアル コアです。
- Diamondville、Pineview は、 Intel Atomブランドで販売されているハイパースレッディング機能を備えた最新のIntel コアです。
- AMD Deneb（Phenom II）およびShanghai（Opteron）クアッドコアプロセッサ、Regor（Athlon II）デュアルコアプロセッサ[4]、Caspian（Turion II）モバイルデュアルコアプロセッサ。
- AMD ( Phenom II ) 「Thuban」 6 コア プロセッサ (1055T)
- Xbox 360 S モデルのXenon。
- PlayStation 3 Slimモデルに搭載されたSony-Toshiba Cell Broadband Engine – 2009 年 9 月。
- Samsung S5PC110、通称ハミングバード。
- テキサスインスツルメンツ OMAP 36xx。
- IBM POWER7とz196
- 富士通 SPARC64 VIIIfxシリーズ
- エスプレッソ（マイクロプロセッサ） Wii U CPU
32nm技術を使用したチップ
- 東芝は2009年に32nmプロセスで32Gb NANDフラッシュメモリチップを商用化した。 [107]
- 2010年1月に発売されたIntel Core i3およびi5プロセッサ[108]
- インテル6コアプロセッサ、コードネームGulftown [109]
- Intel i7-970は2010年7月下旬に発売され、価格は約900ドルであった。
- AMD FX シリーズ プロセッサ (コード名 Zambezi) は、AMD のBulldozerアーキテクチャに基づいており、2011 年 10 月にリリースされました。このテクノロジでは、32 nm SOI プロセス、モジュールあたり 2 つの CPU コア、最大 4 つのモジュールが使用され、コストは約 130 ドルの 4 コア設計から 280 ドルの 8 コア設計まであります。
- アンバレラ社は、2011年9月に1080p60の高解像度ビデオ機能を備えたデジタルスチルカメラ用のA7Lシステムオンチップ回路の提供を発表しました[110]
24～28nmテクノロジーを採用したチップ
- SKハイニックスは、64Gb容量の26nmフラッシュチップを製造できると発表した。当時、インテル社とマイクロンテクノロジー社はすでにこの技術を独自に開発していた。2010年に発表された。[111]
- 東芝は2010年8月31日に24nmフラッシュメモリNANDデバイスの出荷を発表した。[112]
- 2016年にMCSTの28nmプロセッサElbrus-8Sが量産された。[113] [114]
22nmテクノロジーを採用したチップ
- インテルのIvy Bridge 22nmテクノロジーをベースにしたシリーズ7チップセット向けIntel Core i7およびIntel Core i5プロセッサは、2012年4月23日に世界中で発売されました。 [115]
20nm技術を使用したチップ
- サムスン電子は2010年に20nmプロセスを使用した64Gb NANDフラッシュメモリチップの量産を開始した。[116]
- Nvidia Tegra X1 ( Nintendo SwitchおよびNvidia Shield TV )
16nmテクノロジーを採用したチップ
- TSMCは2013年に初めて16nm FinFETチップの生産を開始しました。 [ 117 ]
- Nvidia Tegra X1+ (後のNintendo SwitchおよびNvidia Shield TVモデル)
14nmテクノロジーを採用したチップ
- インテルのBroadwell 14nmテクノロジーをベースにしたIntel Core i7およびIntel Core i5プロセッサは2015年1月に発売されました。[118]
- AMDのZenまたはZen+アーキテクチャをベースにした14nm FinFETテクノロジーを採用したAMD Ryzenプロセッサ。[119]
10nm技術を使用したチップ
- サムスンは2013年に10nmプロセスを使用したマルチレベルセル（MLC）フラッシュメモリチップの量産を開始したと発表した。 [120] 2016年10月17日、サムスン電子は10nmでのSoCチップの量産を発表した。 [121]
- TSMCは2016年初頭に10nmチップの商業生産を開始し、2017年初頭に量産に移行した。[122]
- サムスンは2017年4月に自社の10nmプロセッサを搭載したGalaxy S8スマートフォンの出荷を開始した。 [123]
- Appleは2017年6月に、10nm FinFETプロセスを採用したTSMC製のApple A10Xチップを搭載した第2世代iPad Proタブレットを発売した。[124]
7nmテクノロジーを採用したチップ
- TSMCは2017年4月に7nmプロセスを使用した256MビットSRAMメモリチップのリスク生産を開始しました。[125]
- サムスンとTSMCは2018年に7nmデバイスの量産を開始した。[126]
- 2018年に発売されたApple A12とHuawei Kirin 980モバイルプロセッサは、TSMC製の7nmチップを使用しています。[127]
- AMDは2018年11月にVega 20 GPUからTSMC 7nmを採用し始め、[128] 2019年7月からZen 2ベースのCPUとAPUに採用し、[129] 2020年11月にリリースされたPlayStation 5 [130]とXbox Series X/S [131]コンソールのAPUにも採用しました。
5nm技術を使用したチップ
- サムスンは2018年後半に5nmチップ（5LPE）の生産を開始した。[132]
- TSMCは2019年4月に5nmチップ（CLN5FF）の生産を開始した。[133]
3nm技術を使用したチップ
- TSMCは2021年から2022年にかけて3nmデバイスをリリースする計画を発表した 。[134] [135]
- サムスン電子は2022年6月に3nm GAAFETトランジスタのリスク生産を開始した。[136]
- Apple A17 Pro ( iPhone 15 Pro )
参照
参考文献
- ^ abc "Angstrom".コリンズ英語辞典. 2019年3月2日閲覧。
- ^ Sze, Simon M. (2002). 半導体デバイス: 物理と技術(PDF) (第 2 版). Wiley . p. 4. ISBN 0-471-33372-7。
- ^ Atalla, Mohamed M. ; Kahng, Dawon (1960 年 6 月)。「シリコン - 二酸化シリコン電界誘起表面デバイス」。IRE -AIEE 固体デバイス研究会議。カーネギーメロン大学出版局。
- ^ Voinigescu, Sorin (2013). 高周波集積回路.ケンブリッジ大学出版局. p. 164. ISBN 9780521873024。
- ^ Sah, Chih-Tang ; Leistiko, Otto; Grove, AS (1965 年 5 月). 「熱酸化シリコン表面の反転層における電子および正孔の移動度」. IEEE Transactions on Electron Devices . 12 (5): 248–254. Bibcode :1965ITED...12..248L. doi :10.1109/T-ED.1965.15489.
- ^ Dennard, Robert H. ; Gaensslen, Fritz H.; Yu, Hwa-Nien; Kuhn, L. (1972 年 12 月)。「ミクロン MOS スイッチング デバイスの設計」。1972国際電子デバイス会議。1972 国際電子デバイス会議。pp. 168–170。doi : 10.1109 /IEDM.1972.249198。
- ^ ab 堀 良一; 増田 博雄; 湊 修; 西松 茂; 佐藤 喜久治; 久保 正治 (1975 年 9 月). 「正確な 2 次元デバイス設計に基づく短チャネル MOS-IC」.応用物理学会誌. 15 (S1): 193. doi : 10.7567/JJAPS.15S1.193 . ISSN 1347-4065.
- ^ Critchlow, DL (2007). 「MOSFETスケーリングに関する回想」. IEEE Solid-State Circuits Society Newsletter . 12 (1): 19–22. doi : 10.1109/N-SSC.2007.4785536 .
- ^ 「1970年代: マイクロプロセッサの開発と進化」(PDF)半導体歴史博物館. 2019年6月27日閲覧。
- ^ 「NEC 751 (uCOM-4)」。アンティークチップコレクターのページ。2011年5月25日時点のオリジナルよりアーカイブ。2010年6月11日閲覧。
- ^ ab 「1973年：12ビットエンジン制御マイクロプロセッサ（東芝）」（PDF）。半導体歴史博物館。 2019年6月27日閲覧。
- ^ ベルツァー、ジャック、ホルツマン、アルバート G.、ケント、アレン (1978)。コンピュータサイエンスとテクノロジーの百科事典: 第 10 巻 - 微生物の線形および行列代数: コンピュータ支援による識別。CRCプレス。p. 402。ISBN 9780824722609。
- ^ Dennard, Robert H. ; Gaensslen, FH; Yu, Hwa-Nien; Rideout, VL; Bassous, E.; LeBlanc, AR (1974 年 10 月)。「非常に小さな物理的寸法を持つイオン注入 MOSFET の設計」( PDF )。IEEE Journal of Solid-State Circuits。9 ( 5): 256–268。Bibcode : 1974IJSSC ...9..256D。CiteSeerX 10.1.1.334.2417。doi : 10.1109 /JSSC.1974.1050511。S2CID 283984 。
- ^ 久保正治、堀良一、湊修、佐藤喜久治 (1976 年 2 月)。「短チャネル MOS 集積回路のしきい値電圧制御回路」。1976 IEEE 国際固体回路会議。技術論文ダイジェスト。1976 IEEE 国際固体回路会議。技術論文ダイジェスト。第 XIX 巻。pp. 54–55。doi : 10.1109 /ISSCC.1976.1155515。S2CID 21048622。
- ^ 「Intel マイクロプロセッサ クイック リファレンス ガイド」。Intel 。2019年6 月 27 日閲覧。
- ^ Hunter, William R.; Ephrath, LM; Cramer, Alice; Grobman, WD; Osburn, CM; Crowder, BL; Luhn, HE (1979 年 4 月)。「1/spl mu/m MOSFET VLSI テクノロジ。V. 電子ビーム リソグラフィーを使用したシングル レベル ポリシリコン テクノロジ」。IEEE Journal of Solid-State Circuits。14 ( 2) : 275–281。doi : 10.1109 /JSSC.1979.1051174。S2CID 26389509。
- ^ 小林俊夫、堀口誠司、木内憲治（1984 年 12 月）。「5 nm ゲート酸化膜によるディープサブミクロン MOSFET の特性」。1984国際電子デバイス会議。pp. 414–417。doi :10.1109/IEDM.1984.190738。S2CID 46729489 。
- ^ 小林俊夫、堀口誠司、三宅正治、小田正治、木内憲治 (1985 年 12 月)。「2.5 nm ゲート酸化膜を備えた極めて高い相互コンダクタンス (500 mS/Mm 以上) の MOSFET」。1985国際電子デバイス会議。pp. 761–763。doi :10.1109/ IEDM.1985.191088。S2CID 22309664 。
- ^ Chou, Stephen Y.; Antoniadis, Dimitri A.; Smith, Henry I. (1985 年 12 月)。「シリコンのサブ 100 nm チャネル MOSFET における電子速度オーバーシュートの観察」IEEE Electron Device Letters。6 ( 12): 665–667。Bibcode : 1985IEDL ....6..665C。doi :10.1109/EDL.1985.26267。S2CID 28493431 。
- ^ ab Chou, Stephen Y.; Smith, Henry I.; Antoniadis, Dimitri A. (1986 年 1 月). 「X 線リソグラフィーを使用して製造されたサブ 100 nm チャネル長トランジスタ」。Journal of Vacuum Science & Technology B: Microelectronics Processing and Phenomena。4 (1): 253–255。Bibcode : 1986JVSTB ...4..253C。doi : 10.1116/1.583451。ISSN 0734-211X 。
- ^ 小林俊夫; 三宅正之; 出口 健一; 君塚 正之; 堀口 誠司; 木内 憲一 (1987). 「X 線リソグラフィーによる 3.5 nm ゲート酸化膜付きサブハーフマイクロメートル p チャネル MOSFET」. IEEE Electron Device Letters . 8 (6): 266–268. Bibcode :1987IEDL....8..266M. doi :10.1109/EDL.1987.26625. S2CID 38828156.
- ^ 小野 瑞樹; 斉藤 正信; 吉富 隆; クラウディオ フィエグナ; 大黒 達也; 岩井 宏 (1993 年 12 月)。「10 nm リンソースおよびドレイン接合を備えた 50 nm 未満のゲート長 n-MOSFET」。IEEE国際電子デバイス会議の議事録。pp. 119–122。doi :10.1109/ IEDM.1993.347385。ISBN 0-7803-1450-6. S2CID 114633315。
- ^ 河浦久雄; 坂本敏次; 馬場俊夫; 落合幸則; 藤田純一; 松井真治; 曽根純一 (1997). 「10nmゲートMOSFET評価のための擬似ソース・ドレインMOSFETの提案」.応用物理学会誌. 36 (3S): 1569. Bibcode :1997JaJAP..36.1569K. doi :10.1143/JJAP.36.1569. ISSN 1347-4065. S2CID 250846435.
- ^ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). 「超薄型ダイレクト トンネリング ゲート酸化膜を備えたサブ 100 nm MOSFET の性能と信頼性」1998 VLSI 技術シンポジウム 技術論文ダイジェスト (カタログ番号 98CH36216) pp. 160–161. doi :10.1109/VLSIT.1998.689240. ISBN 0-7803-4770-6. S2CID 109823217。
- ^ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). 「直接トンネル熱、亜酸化窒素、一酸化窒素を備えたサブ 100 nm nMOSFET」。第 56 回デバイス研究会議ダイジェスト (カタログ番号 98TH8373)。pp. 10–11。doi :10.1109/ DRC.1998.731099。ISBN 0-7803-4995-4. S2CID 1849364。
- ^ Doris, Bruce B.; Dokumaci, Omer H.; Ieong, Meikei K.; Mocuta, Anda; Zhang, Ying; Kanarsky, Thomas S.; Roy, RA (2002 年 12 月)。「極薄 Si チャネル MOSFET による極限のスケーリング」。国際電子デバイス会議ダイジェスト。pp . 267–270。doi :10.1109/ IEDM.2002.1175829。ISBN 0-7803-7462-2. S2CID 10151651。
- ^ abc Schwierz, Frank; Wong, Hei; Liou, Juin J. (2010). ナノメートル CMOS. Pan Stanford Publishing. p. 17. ISBN 9789814241083。
- ^ 「IBM、世界最小のシリコントランジスタを主張 – TheINQUIRER」Theinquirer.net 2002年12月9日。2011年5月31日時点のオリジナルよりアーカイブ。 2017年12月7日閲覧。
{{cite web}}: CS1 maint: unfit URL (link) - ^ ab 若林仁;山上重治；池澤信之；小倉 篤史成広、満。新井和也;落合裕樹竹内和也；山本哲也;最上哲也 (2003 年 12 月) 「横接合制御を使用したサブ 10 nm プレーナバルク CMOS デバイス」。IEEE 国際電子デバイス会議 2003。 20.7.1 ～ 20.7.3 ページ。土井：10.1109/IEDM.2003.1269446。ISBN 0-7803-7872-5. S2CID 2100267。
- ^ 「1963年:相補MOS回路構成が発明される」。コンピュータ歴史博物館。 2019年7月6日閲覧。
- ^ Sah, Chih-Tang ; Wanlass, Frank (1963 年 2 月)。電界効果金属酸化物半導体三極管を使用したナノワット ロジック。1963 IEEE 国際固体回路会議。技術論文ダイジェスト。第 6 巻。pp. 32–33。doi : 10.1109/ISSCC.1963.1157450。
- ^ abc Lojek, Bo (2007). 半導体工学の歴史. Springer Science & Business Media . p. 330. ISBN 9783540342588。
- ^ Aitken, A.; Poulsen, RG; MacArthur, ATP; White, JJ (1976 年 12 月)。「完全にプラズマエッチングされたイオン注入 CMOS プロセス」。1976年国際電子デバイス会議。1976 年国際電子デバイス会議。pp. 209–213。doi :10.1109/IEDM.1976.189021。S2CID 24526762 。
- ^ 「1978年：ダブルウェル高速CMOS SRAM（日立）」（PDF）。半導体歴史博物館。 2019年7月5日閲覧。
- ^ 増原俊明、湊修、佐々木俊夫、酒井義雄、久保正治、安井徳正 (1978 年 2 月)。「高速、低消費電力 Hi-CMOS 4K スタティック RAM」。1978 IEEE 国際固体回路会議。技術論文ダイジェスト。1978 IEEE 国際固体回路会議。技術論文ダイジェスト。第 XXI 巻。pp. 110–111。doi : 10.1109/ISSCC.1978.1155749。S2CID 30753823 。
- ^ 増原俊明、湊修、酒井芳、佐々木俊夫、久保正治、安井徳正 (1978 年 9 月)。「短チャネル Hi-CMOS デバイスと回路」。ESSCIRC 78: 第 4 回ヨーロッパ固体回路会議 - 技術論文ダイジェスト: 131–132。
- ^ abcdefgh Gealow, Jeffrey Carl (1990 年 8 月 10 日). 「処理技術が DRAM センス アンプ設計に与える影響」(PDF) .マサチューセッツ工科大学. pp. 149–166 . 2019 年6 月 25 日に取得– CORE経由。
- ^ Chwang, RJC; Choi, M.; Creek, D.; Stern, S.; Pelley, PH; Schutz, Joseph D.; Bohr, MT; Warkentin, PA; Yu, K. (1983 年 2 月)。「70ns の高密度 CMOS DRAM」。1983 IEEE 国際固体回路会議。技術論文ダイジェスト。第 XXVI 巻。pp. 56–57。doi : 10.1109/ISSCC.1983.1156456。S2CID 29882862 。
- ^ 真野恒雄、山田 淳一、井上 純一、中島 誠 (1983 年 2 月)。「サブミクロン VLSI メモリ回路」。1983 IEEE 国際固体回路会議。技術論文ダイジェスト。第 XXVI 巻。pp. 234–235。doi : 10.1109 /ISSCC.1983.1156549。S2CID 42018248。
- ^ Hu, GJ; Taur, Yuan; Dennard, Robert H.; Terman, LM; Ting, Chung-Yu (1983 年 12 月)。「VLSI 向け自己整合 1 μm CMOS テクノロジ」。1983国際電子デバイス会議。pp. 739–741。doi : 10.1109 / IEDM.1983.190615。S2CID 20070619。
- ^ 住 孝文; 谷口 恒夫; 岸本 幹夫; 平野 博重; 栗山 秀; 西本 孝文; 大石 秀; 手田川 誠 (1987)。「300mil DIP の 60ns 4Mb DRAM」。1987 IEEE国際固体回路会議。技術論文ダイジェスト。第 30 巻。pp. 282–283。doi :10.1109/ISSCC.1987.1157106。S2CID 60783996。
- ^ 真野恒雄; 山田 淳一; 井上 純一; 中島 誠; 松村 俊郎; 峯岸 健; 三浦 健; 松田 孝; 橋本 千恵; 名松 秀 (1987)。「16Mb DRAM 向け回路技術」。1987 IEEE 国際固体回路会議。技術論文ダイジェスト。第 30 巻。pp. 22–23。doi : 10.1109/ISSCC.1987.1157158。S2CID 60984466 。
- ^ Hanafi, Hussein I.; Dennard, Robert H .; Taur, Yuan; Haddad, Nadim F.; Sun, JYC; Rodriguez, MD (1987 年 9 月)。「0.5 μm CMOS デバイスの設計と特性評価」。ESSDERC '87: 第 17 回ヨーロッパ固体デバイス研究会議: 91–94。
- ^ 笠井直樹、遠藤信弘、北島宏（1987年12月）。「P +ポリシリコンゲート PMOSFET を使用した 0.25 μm CMOS テクノロジ」。1987国際電子デバイス会議。pp. 367–370。doi :10.1109/ IEDM.1987.191433。S2CID 9203005 。
- ^ 井上 正之; 小谷 秀; 山田 孝; 山内 博之; 藤原 明; 松島 淳; 赤松 宏典; 福本 正; 久保田 正; 中尾 郁; 青井 (1988)。「オープン ビット ライン アーキテクチャを備えた 16MB DRAM」。1988 IEEE 国際固体回路会議、1988 ISSCC。技術論文ダイジェスト。pp. 246– 。doi :10.1109/ISSCC.1988.663712。S2CID 62034618 。
- ^ Shahidi, Ghavam G. ; Davari, Bijan ; Taur, Yuan ; Warnock, James D. ; Wordeman, Matthew R. ; McFarland, PA ; Mader, SR ; Rodriguez, MD (1990 年 12 月)。「エピタキシャル ラテラル オーバーグロースと化学機械研磨による極薄 SOI 上の CMOS の製造」。International Technical Digest on Electron Devices : 587–590。doi : 10.1109 /IEDM.1990.237130。S2CID 114249312。
- ^ abcdefghijklmn 「メモリ」。STOL （Semiconductor Technology Online）。2023年11月2日時点のオリジナルよりアーカイブ。2019年6月25日閲覧。
- ^ 「0.18ミクロンテクノロジー」。TSMC 。 2019年6月30日閲覧。
- ^ 「NEC、世界最小のトランジスタを試験生産」Thefreelibrary.com . 2017年12月7日閲覧。
- ^ 関川俊弘、林裕（1984年8月）。「追加のボトムゲートを有するXMOSトランジスタの計算された閾値電圧特性」。ソリッドステートエレクトロニクス。27 （8）：827–828。Bibcode ：1984SSEle..27..827S。doi ： 10.1016/0038-1101（84）90036-4。ISSN 0038-1101 。
- ^ 小池半平; 中川正; 関川俊郎; 鈴木英治; 堤俊之 (2003年2月23日). 「4端子動作モードのDG MOSFETのコンパクトモデリングに関する基本的検討」(PDF)。TechConnect Briefs。2 (2003): 330–333. S2CID 189033174。2019年9月26日時点の オリジナル(PDF)からアーカイブ。
- ^ Davari, Bijan ; Chang, Wen-Hsing; Wordeman, Matthew R.; Oh, CS; Taur, Yuan; Petrillo, Karen E.; Rodriguez, MD (1988 年 12 月)。「高性能 0.25 μm CMOS テクノロジー」。技術ダイジェスト、International Electron Devices Meeting。pp . 56–59。doi :10.1109/ IEDM.1988.32749。S2CID 114078857 。
- ^ Davari, Bijan ; Wong, CY; Sun, Jack Yuan-Chen; Taur, Yuan (1988 年 12 月)。「デュアルゲート CMOS プロセスにおける n/Sup +/ および p/Sup +/ ポリシリコンのドーピング」。テクニカル ダイジェスト、International Electron Devices Meeting。pp . 238–241。doi :10.1109 / IEDM.1988.32800。S2CID 113918637 。
- ^ 増岡 不二雄; 高戸 宏; 須之内 一正; 岡部 尚; 仁田山 明弘; 稗田 健; 堀口 文雄 (1988 年 12 月)。「超高密度 LSI 向け高性能 CMOS サラウンド ゲート トランジスタ (SGT)」。テクニカルダイジェスト、国際電子デバイス会議。pp. 222–225。doi :10.1109/IEDM.1988.32796。S2CID 114148274 。
- ^ Brozek, Tomasz (2017). マイクロエレクトロニクスとナノエレクトロニクス: 新興デバイスの課題と解決策。CRC Press。p . 117。ISBN 9781351831345。
- ^石川文太郎 、ブヤノバ・イリーナ（2017）。『新奇な化合物半導体ナノワイヤ：材料、デバイス、および応用』CRC Press。p.457。ISBN 9781315340722。
- ^ Colinge, JP (2008). FinFET とその他のマルチゲートトランジスタ。Springer Science & Business Media。p. 11。ISBN 9780387717517。
- ^ 久本 ディグ、加賀 徹、川本 善文、武田 英治 (1989 年 12 月)。「完全空乏型リーンチャネルトランジスタ (DELTA) - 新しい垂直型超薄型 SOI MOSFET」。国際電子デバイス会議技術ダイジェスト。pp. 833–836。doi :10.1109/ IEDM.1989.74182。S2CID 114072236 。
- ^ 「IEEE Andrew S. Grove Award Recipients」。IEEE Andrew S. Grove Award。米国電気電子学会。2018年9月9日時点のオリジナルよりアーカイブ。 2019年7月4日閲覧。
- ^ abc Tsu-Jae King, Liu (2012年6月11日). 「FinFET: 歴史、基礎、そして未来」.カリフォルニア大学バークレー校. VLSI技術短期コースに関するシンポジウム. 2016年5月28日時点のオリジナルよりアーカイブ。2019年7月9日閲覧。
- ^ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (1998 年 12 月)。「ディープ サブ テン ミクロン時代に向けたフォールド チャネル MOSFET」。International Electron Devices Meeting 1998。テクニカル ダイジェスト (カタログ番号 98CH36217)。pp. 1032–1034。doi :10.1109/ IEDM.1998.746531。ISBN 0-7803-4774-9. S2CID 37774589。
- ^ Hu, Chenming ; Choi, Yang-Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (2001 年 12 月)。「サブ 20 nm CMOS FinFET テクノロジ」。国際電子デバイス会議。テクニカル ダイジェスト (カタログ番号 01CH37224)。pp. 19.1.1–19.1.4。doi : 10.1109/IEDM.2001.979526。ISBN 0-7803-7050-3. S2CID 8908553。
- ^ Ahmed, Shiibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (2002 年 12 月)。「FinFET の 10 nm ゲート長へのスケーリング」( PDF ) 。ダイジェスト。International Electron Devices Meeting。pp . 251–254。CiteSeerX 10.1.1.136.3757。doi :10.1109/ IEDM.2002.1175825。ISBN 0-7803-7462-2. S2CID 7106946. 2020年5月27日時点の オリジナル（PDF）からアーカイブ。2019年10月11日閲覧。
- ^ Lee, Hyunjin; Choi, Yang-Kyu; Yu, Lee-Eun; Ryu, Seong-Wan; Han, Jin-Woo; Jeon, K.; Jang, DY; Kim, Kuk-Hwan; Lee, Ju-Hyun; 他 (2006 年 6 月)。「究極のスケーリングを実現する 5nm 未満のオールラウンド ゲート FinFET」。2006 VLSIテクノロジーに関するシンポジウム、2006 年。技術論文ダイジェスト。pp. 58–59。doi :10.1109 / VLSIT.2006.1705215。hdl : 10203/ 698。ISBN 978-1-4244-0005-8. S2CID 26482358。
- ^ 「底にはまだ余裕がある（韓国科学技術院のヤンギュ・チェが開発したナノメートルトランジスタ）」、Nanoparticle News、2006年4月1日、2012年11月6日時点のオリジナルよりアーカイブ
- ^ Weimer, Paul K. (1962 年 6 月)。「TFT は新しい薄膜トランジスタです」 。IRE会議録。50 (6): 1462–1469。doi : 10.1109 /JRPROC.1962.288190。ISSN 0096-8390。S2CID 51650159 。
- ^ Kuo, Yue (2013年1月1日). 「薄膜トランジスタ技術 - 過去、現在、そして未来」(PDF) . The Electrochemical Society Interface . 22 (1): 55–61. Bibcode :2013ECSIn..22a..55K. doi : 10.1149/2.F06131if . ISSN 1064-8208.
- ^ Ye, Peide D.; Xuan, Yi; Wu, Yanqing; Xu, Min (2010). 「原子層堆積 High-k/III-V 金属酸化物半導体デバイスと相関経験モデル」。Oktyabrsky, Serge、Ye, Peide (編)。III - V 半導体 MOSFET の基礎。Springer Science & Business Media。pp . 173–194。doi : 10.1007 /978-1-4419-1547-4_7。ISBN 978-1-4419-1547-4。
- ^ Brody, TP; Kunig, HE (1966年10月). 「高ゲインInAs薄膜トランジスタ」.応用物理学レター. 9 (7): 259–260. Bibcode :1966ApPhL...9..259B. doi : 10.1063/1.1754740 . ISSN 0003-6951.
- ^ Woodall, Jerry M. (2010). III-V半導体MOSFETの基礎. Springer Science & Business Media . pp. 2–3. ISBN 9781441915474。
- ^ Kahng, Dawon ; Sze, Simon Min (1967 年 7 月- 8 月)。 「フローティング ゲートとメモリ デバイスへの応用」。The Bell System Technical Journal。46 ( 6): 1288–1295。Bibcode : 1967ITED ...14Q.629K。doi :10.1002/j.1538-7305.1967.tb01738.x。
- ^ Wegener, HAR; Lincoln, AJ; Pao, HC; O'Connell, MR; Oleksiak, RE; Lawrence, H. (1967 年 10 月)。「可変しきい値トランジスタ、電気的に変更可能な新しい非破壊読み取り専用ストレージデバイス」。1967年国際電子デバイス会議。第 13 巻。p. 70。doi :10.1109/IEDM.1967.187833。
- ^ Lin , Hung Chang ; Iyer, Ramachandra R. (1968 年 7 月)。「モノリシック MOS バイポーラ オーディオ アンプ」。IEEE Transactions on Broadcast and Television Receivers。14 (2): 80–86。doi :10.1109/TBTR1.1968.4320132。
- ^ ab Alvarez, Antonio R. (1990). 「BiCMOS 入門」. BiCMOS テクノロジーとアプリケーション. Springer Science & Business Media . pp. 1–20 (2). doi :10.1007/978-1-4757-2029-7_1. ISBN 9780792393849。
- ^ Lin, Hung Chang ; Iyer, Ramachandra R.; Ho, CT (1968 年 10 月)。「相補型 MOS バイポーラ構造」。1968年国際電子デバイス会議。1968 年国際電子デバイス会議。pp. 22–24。doi :10.1109/IEDM.1968.187949。
- ^ ab 「ディスクリート半導体の進歩は進む」。パワーエレクトロニクス技術。Informa ：52–6。2005年9月。2006年3月22日時点のオリジナルよりアーカイブ（PDF）。2019年7月31日閲覧。
- ^ Oxner, ES (1988). FET技術と応用。CRC Press。p . 18。ISBN 9780824780500。
- ^ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (1969 年 9 月)。「拡散自己整合 MOST; 高速デバイスのための新しいアプローチ」 。1969年固体デバイス会議の拡張概要。doi : 10.7567 /SSDM.1969.4-1。S2CID 184290914 。
{{cite book}}:|journal=無視されました (ヘルプ) - ^ McLintock, GA; Thomas, RE (1972 年 12 月)。「自己整合ゲートによる二重拡散 MOST のモデリング」。1972年国際電子デバイス会議。1972 年国際電子デバイス会議。pp. 24–26。doi :10.1109/IEDM.1972.249241。
- ^ Bergveld, P. (1970 年 1 月). 「神経生理学的測定のためのイオン感応性固体デバイスの開発」. IEEE Transactions on Biomedical Engineering . BME-17 (1): 70–71. doi :10.1109/TBME.1970.4502688. PMID 5441220.
- ^ Chris Toumazou、Pantelis Georgiou (2011 年 12 月)。「ISFET 技術の 40 年: ニューロンセンシングから DNA シーケンシングまで」。Electronics Letters。doi : 10.1049/el.2011.3231。2016年5 月 13日閲覧。
- ^ Tarui, Y.; Hayashi, Y.; Sekigawa, Toshihiro (1970 年 10 月). DSA エンハンスメント - Depletion MOS IC . 1970 International Electron Devices Meeting. p. 110. doi :10.1109/IEDM.1970.188299.
- ^ ダンカン、ベン（1996）。高性能オーディオパワーアンプ。エルゼビア。pp.177-8、406。ISBN 9780080508047。
- ^ Baliga, B. Jayant (2015). IGBTデバイス：絶縁ゲートバイポーラトランジスタの物理、設計、およびアプリケーション。ウィリアムアンドリュー。pp. xxviii、5–12。ISBN 9781455731534。
- ^ 樋口 秀; 橘川 悟郎; 池田 隆英; 西尾 勇; 佐々木 暢; 荻上 勝美 (1984 年 12 月)。「CMOSFET と統合された小型バイポーラデバイスの性能と構造」。1984国際電子デバイス会議。pp. 694–697。doi : 10.1109/IEDM.1984.190818。S2CID 41295752 。
- ^ 出口 健一; 小松 和彦; 三宅 正; 名松 秀; 関本 正; 平田 健一 (1985)。「0.3 μm MOS デバイス向けステップアンドリピート X 線/フォトハイブリッドリソグラフィー」。1985 VLSI 技術シンポジウム。技術論文ダイジェスト: 74–75。
- ^ 百瀬博司;柴田秀樹斉藤慎吾；宮本純一；神崎和也香山進（1985）． 「1.0-/spl mu/m n-Well CMOS/バイポーラテクノロジー」。IEEE ソリッドステート回路ジャーナル。20 (1): 137–143。Bibcode :1985IJSSC..20..137M。土井：10.1109/JSSC.1985.1052286。S2CID 37353920。
- ^ Lee, Han - Sheng; Puzio, LC (1986 年 11 月)。「サブクォーターマイクロメートルゲート長 MOSFET の電気的特性」。IEEE Electron Device Letters。7 ( 11 ) : 612–614。Bibcode : 1986IEDL ....7..612H。doi :10.1109/EDL.1986.26492。S2CID 35142126 。
- ^ Shahidi, Ghavam G. ; Antoniadis, Dimitri A.; Smith, Henry I. (1986 年 12 月)。「サブミクロン チャネル長のシリコン MOSFET における 300 K および 77 K での電子速度オーバーシュート」。1986 International Electron Devices Meeting。pp . 824–825。doi :10.1109/IEDM.1986.191325。S2CID 27558025。
- ^ Davari, Bijan ; Ting, Chung-Yu; Ahn, Kie Y.; Basavaiah, S.; Hu, Chao-Kun; Taur, Yuan; Wordeman, Matthew R.; Aboelfotoh, O. (1987 年 5 月)。「10 nm ゲート酸化物を備えたサブミクロン タングステン ゲート MOSFET」。1987 VLSI テクノロジーに関するシンポジウム。技術論文ダイジェスト: 61–62。
- ^ Havemann, Robert H.; Eklund, RE; Tran, Hiep V.; Haken, RA; Scott, DB; Fung, PK; Ham, TE; Favreau, DP; Virkus, RL (1987 年 12 月)。「0.8 μm 256K BiCMOS SRAM テクノロジー」。1987 International Electron Devices Meeting。pp . 841–843。doi : 10.1109 /IEDM.1987.191564。S2CID 40375699。
- ^ 川浦久雄;坂本利次；馬場敏夫;落合幸典藤田純一；松井信二曽根淳（1997）。 「ゲート長30nmのEJ-MOSFETにおけるトランジスタ動作」。1997 第 55 回年次デバイス研究会議ダイジェスト。 14～15ページ。土井：10.1109/DRC.1997.612456。ISBN 0-7803-3911-8. S2CID 38105606。
- ^ 河浦久雄、坂本俊嗣、馬場俊夫 (2000 年 6 月 12 日)。「8 nm ゲート電気的に可変な浅接合金属酸化物半導体電界効果トランジスタにおけるソースからドレインへの直接トンネル電流の観測」。応用物理学レター。76 (25): 3810–3812。Bibcode :2000ApPhL..76.3810K。doi : 10.1063/1.126789。ISSN 0003-6951 。
- ^ Lojek, Bo (2007). 半導体工学の歴史. Springer Science & Business Media . pp. 362–363. ISBN 9783540342588i1103 は、
最小 8 μm の 6 マスク シリコン ゲート P-MOS プロセスで製造されました。その結果、2,400 μm、2 メモリ セル サイズ、ダイ サイズが 10 mm 2弱となり、約 21 ドルで販売されました。
- ^ Corder, Mike (1999 年春)。「Big Things in Small Packages」。Pioneers ' Progress with picoJava Technology。Sun Microelectronics。2006 年 3 月 12 日時点のオリジナルからアーカイブ。2012年4 月 23 日閲覧。
最初の 6502 は 8 ミクロン技術で製造され、1 メガヘルツで動作し、最大メモリは 64k でした。
- ^ ab 「Intelマイクロプロセッサの歴史 - Listoid」。2015年4月27日時点のオリジナルよりアーカイブ。2019年7月2日閲覧。
- ^ abc 「デザインケースヒストリー：コモドール64」（PDF）。IEEE Spectrum。2012年5月13日時点のオリジナル（PDF）からアーカイブ。2019年9月1日閲覧。
- ^ Mueller, S (2006-07-21). 「1971 年から現在までのマイクロプロセッサ」. informIT . 2012-05-11閲覧。
- ^ 「Amiga マニュアル: Amiga 3000+ システム仕様 1991」。1991 年 7 月 17 日。
- ^ 「Propeller I 半導体プロセス技術? 350nm か 180nm か?」。2012 年 7 月 10 日時点のオリジナルよりアーカイブ。2012年 9 月 10 日閲覧。
- ^ ab 「PlayStationのコアに使用されるエモーションエンジンとグラフィックスシンセサイザーが1つのチップに」(PDF) (プレスリリース)。ソニー。2003年4月21日。 2019年6月26日閲覧。
- ^ Krewell, Kevin (2002 年 10 月 21 日)。「富士通の SPARC64 V は本物」。マイクロプロセッサ レポート。
- ^ “ソニー、65nm対応の半導体設備を導入。3年間で2,000億円の投資”. pc.watch.impress.co.jp。 2016年8月13日のオリジナルからアーカイブ。
- ^ TG Daily – AMD が 65 nm Turion X2 プロセッサを準備中 2007-09-13 にWayback Machineでアーカイブ
- ^ http://focus.ti.com/pdfs/wtbu/ti_omap3family.pdf [単なる URL の PDF ]
- ^ 「パナソニック、新世代UniPhierシステムLSIの販売を開始」パナソニック2007年10月10日2019年7月2日閲覧。
- ^ 「東芝、3ビット/セルの32nm世代と4ビット/セルの43nm技術でNANDフラッシュメモリを大幅に進歩」東芝。2009年2月11日。 2019年6月21日閲覧。
- ^ 「Intel、32-NM Westmere デスクトップ プロセッサを発表」。InformationWeek、2010 年 1 月 7 日。2011 年 12 月 17 日閲覧。
- ^ Cangeloso, Sal (2010 年 2 月 4 日)。「Intel の 6 コア 32nm プロセッサが間もなく登場」。Geek.com。2012年3 月 30 日時点のオリジナルよりアーカイブ。2011 年11 月 11 日閲覧。
- ^ 「Ambarella A7L は、1080p60 の流体モーション ビデオを備えた次世代のデジタル スチル カメラを実現します」。ニュース リリース。2011 年 9 月 26 日。2011 年 11 月 10 日時点のオリジナルよりアーカイブ。2011年11 月 11 日閲覧。
- ^ Hynix 26 nmテクノロジー発表を報じる記事
- ^ 東芝、24nmプロセスNANDフラッシュメモリを発売
- ^ 「ロシアの28nmプロセッサ「Elbrus-8C」は2016年に生産開始予定」。2020年9月7日閲覧。
- ^ 「エルブルスに新たな国内データ保存システムが構築された」。2020年8月25日。 2020年9月7日閲覧。
- ^ Intel が Ivy Bridge を発表...
- ^ 「歴史」。サムスン電子。サムスン。 2019年6月19日閲覧。
- ^ 「16/12nmテクノロジー」。TSMC 。 2019年6月30日閲覧。
- ^ EETimes Intel がラスベガスで 14nm Broadwell を発表
- ^ 「AMD Zenアーキテクチャの概要」。Tech4Gizmos 。2015年12月4日。2019年5月1日閲覧。
- ^ 「Samsung、128Gb 3ビットMLC NANDフラッシュを大量生産」。Tom 's Hardware。2013年4月11日。2019年6月21日時点のオリジナルよりアーカイブ。 2019年6月21日閲覧。
- ^ サムスン、10ナノメートルFinFET技術を採用したシステムオンチップの業界初量産を開始、2016年10月
- ^ 「10nmテクノロジー」。TSMC 。 2019年6月30日閲覧。
- ^ 「最新のSamsung Galaxyスマートフォン | 携帯電話」。
- ^ techinsights.com. 「10nm Rollout Marching Right Along」www.techinsights.com。 2017年8月3日時点のオリジナルよりアーカイブ。2017年6月30日閲覧。
- ^ 「7nmテクノロジー」。TSMC 。 2019年6月30日閲覧。
- ^ TSMC、7nmチップの生産を増強 モニカ・チェン、新竹、ジェシー・シェン、DIGITIMES 2018年6月22日金曜日
- ^ 「AppleのA12 Bionicは初の7ナノメートルスマートフォンチップ」Engadget 。 2018年9月20日閲覧。
- ^ ライアン・スミス。「AMD、7nm Vega搭載のRadeon Instinct MI60およびMI50アクセラレーターを発表」。www.anandtech.com 。 2021年1月9日閲覧。
- ^ Cutress, Ian. 「AMD Ryzen 3000 発表: 5 つの CPU、12 コアで 499 ドル、最大 4.6 GHz、PCIe 4.0、7 月 7 日に登場」www.anandtech.com 。2021 年 1 月 9 日閲覧。
- ^ ライアン・スミス。「ソニー、次世代プレイステーションを予告：Zen 2 CPUとNavi GPUを搭載したカスタムAMDチップ、SSDも」www.anandtech.com 。 2021年1月9日閲覧。
- ^ Howse, Brett. 「Xbox at E3 2019: Xbox Project Scarlett コンソールが 2020 年のホリデーシーズンに発売」www.anandtech.com . 2021 年 1 月 9 日閲覧。
- ^ Shilov, Anton. 「Samsung、5nm EUVプロセス技術の開発を完了」www.anandtech.com . 2019年5月31日閲覧。
- ^ TSMCとOIPエコシステムパートナーが業界初の5nmプロセス技術向け完全設計インフラストラクチャを提供（プレスリリース）、TSMC、2019年4月3日
- ^ 「TSMC、3nm向けの新工場を計画」EE Times 2016年12月12日2019年9月26日閲覧。
- ^ Armasu, Lucian (2019年1月11日)、「Samsung、2021年に3nm GAAFETチップの量産を計画」、Tom's Hardware
- ^ ライアン・スミス。「サムスンが3nm生産を開始：ゲート・オール・アラウンド（GAAFET）時代の幕開け」。www.anandtech.com 。 2022年11月8日閲覧。