Loading article…
| 一般情報 | |
|---|---|
| 発売 | 2007年 |
| デザイン： | モスクワ SPARC テクノロジー センター (MCST) |
| 共通メーカー | |
| パフォーマンス | |
| 最大CPU クロックレート | 500MHz |
| アーキテクチャと分類 | |
| 命令セット | SPARC V8 |
| 物理的仕様 | |
| コア |
|
MCST R500S (ロシア語: МЦСТ R500S ) は、Moscow Center of SPARC Technologies (MCST)によって開発され、TSMCによって製造された32 ビットのシステムオンチップです。
MCST R500S ハイライト
- SPARC V8命令セットアーキテクチャ（ISA）を実装する
- デュアルコア
- 2 つのコアは冗長的に動作し、システムの信頼性を高めることができます。
- コア仕様:
- 共有 512KB L2 キャッシュ
- 統合コントローラ:
- 500 MHzクロックレート
- 130nmプロセス
- ダイサイズ 100 mm 2
- 約4500万個のトランジスタ
- 消費電力5W
参考文献
- 「https://web.archive.org/web/20151101211823/http://www.mcst.ru/b_18-19.shtml」（ロシア語）