DECアルファ

アルファ

デジタルが使用する「アルファジェネレーション」のロゴ
デザイナー	デジタル・イクイップメント・コーポレーション
ビット	64ビット
紹介された	1992年; 32年前 （1992年）
デザイン	RISC
タイプ	ロード-ストア
エンコーディング	修理済み
エンディアン	バイ
拡張機能	バイト/ワード拡張 (BWX)、平方根および浮動小数点変換拡張 (FIX)、カウント拡張 (CIX)、モーション ビデオ命令 (MVI)
開ける	はい[1]
レジスター
汎用	31プラス常にゼロR31
浮動小数点	31 プラス常に-0.0 F31

Alpha (元の名前はAlpha AXP ) は、 Digital Equipment Corporation (DEC)が開発した64 ビットの 縮小命令セット コンピュータ(RISC)命令セット アーキテクチャ(ISA) です。Alpha は、 32 ビットのVAX複合命令セット コンピュータ(CISC) を置き換え、 Unix ワークステーションや同様の市場向けの競争力の高い RISC プロセッサとなるように設計されました。

Alpha は、もともと DEC によって開発および製造されたマイクロプロセッサシリーズに実装されています。これらのマイクロプロセッサは、さまざまな DEC ワークステーションおよびサーバーで最も広く使用されており、最終的には中規模から大規模のラインナップのほぼすべての基礎となりました。いくつかのサードパーティ ベンダーも、PC フォーム ファクタマザーボードを含む Alpha システムを製造しました。

Alphaをサポートするオペレーティングシステムには、 OpenVMS（旧称OpenVMS AXP）、Tru64 UNIX（旧称DEC OSF/1 AXPおよびDigital UNIX）、Windows NT （ NT 4.0およびプレリリース版Windows 2000 RC2以降は廃止）、^[2] Linux（Debian、SUSE、^[3] GentooおよびRed Hat）、BSD UNIX（NetBSD、OpenBSDおよびFreeBSD 6.xまで）、ベル研究所のPlan 9、およびL4Ka::Pistachioカーネルがある。Alphaアーキテクチャの初期開発中にUltrixのAlphaへの移植が行われたが、製品としてリリースされることはなかった。^[4]

Alphaアーキテクチャは、DECの大部分の部品とともに、1998年にCompaqに売却されました。 ^[5]すでにIntel x86の顧客であったCompaqは、Alphaを段階的に廃止し、今後登場するHewlett-Packard /Intel Itaniumアーキテクチャを採用すると発表し、2001年にAlphaの知的財産をすべてIntelに売却しました。 ^[6]これにより、製品は事実上廃止されました。Hewlett-Packardは2002年にCompaqを買収し、2004年まで既存の製品ラインの開発を継続し、2007年4月までAlphaベースのシステムを主に既存の顧客ベースに販売しました。^[7]

Alphaは、初期のRISCプロジェクトであるParallel Reduced Instruction Set Machine ( PRISM )から生まれたもので、PRISM自体もいくつかの初期のプロジェクトの成果である。PRISMは柔軟な設計を意図しており、Unix系アプリケーションと、若干の変換を行った後のDigitalの既存のVAX/VMSソフトウェアをサポートすることになっていた。MICAという新しいオペレーティングシステムは、共通のカーネル上でULTRIXとVAX/VMSの両方のインターフェースをサポートし、両方のプラットフォームのソフトウェアをPRISMアーキテクチャに簡単に移植できるようにした。^[8]

1985年に始まったPRISMの設計は、コンピュータ市場の変化に応じて開発中に絶えず変更され、導入が大幅に遅れた。1987年の夏になってようやく、64ビット設計に決定された。これはマイクロプロセッサ形式では最も初期の設計の1つである。1987年10月、サン・マイクロシステムズは、新しいSPARCプロセッサを使用した最初のワークステーションであるSun-4を発表した。Sun-4は、モトローラ68020を使用した最新のSun-3設計や、DECのUnix製品よりも約3〜4倍高速に動作する。計画は再び変更され、PRISMは32ビット部品として再編成され、Unix市場に直接狙いを定めた。これにより、設計はさらに遅れた。^[9]

PRISM の納期が遅れ続け、さらに遅れる可能性に直面したパロアルト オフィスのチームは、別の RISC プロセッサを使用して独自のワークステーションを設計することを決定しました。デュー デリジェンスの後、彼らはMIPS R2000 を選択し、90 日間で Ultrix を実行するワークステーションを構築しました。^[10]これにより、社内で激しい議論が巻き起こり、1988 年 7 月の経営会議で頂点に達しました。PRISM は R2000 よりも高速に見えましたが、R2000 マシンは PRISM より 1 年早い 1989 年 1 月までに市場に投入される可能性があります。この提案が受け入れられると、PRISM の元々の 2 つの役割のうちの 1 つが消えました。この時点で、VMS PRISM を作成するという決定はすでに終了していたため、役割は残っていませんでした。PRISM は会議でキャンセルされました。^[11]

会議が終わると、ボブ・サプニックはケン・オルセンからアプローチを受け、RISCチップはVAXラインにとって将来的に脅威となる可能性があると述べた。オルセンはサプニックに、将来のRISCシステムとの競争力を維持するためにVAXで何ができるか検討するよう依頼した。^[9]

これが「RISCy VAX」チームの結成につながった。彼らは当初、3つのコンセプトを検討した。1つは、RISCのようなシステムで実行し、より複雑なVAX命令をシステムサブルーチンに任せるVAX命令セットアーキテクチャ（ISA）の縮小版だった。もう1つのコンセプトは、既存のVAXコードをオンザフライで独自のISAに変換し、CPUキャッシュに格納する純粋なRISCシステムだった。最後に、完全なVAX ISAを実行するはるかに高速なCISCプロセッサの可能性がまだ残っていた。残念ながら、これらのアプローチはすべてオーバーヘッドを導入し、ネイティブRISCコードを実行する純粋なRISCマシンと競合できなかった。^[12]

その後、グループは、既存の VAX ワンチップ ソリューションの 1 つと、高性能ニーズに対応するコプロセッサとして RISC チップを組み合わせたハイブリッド システムを検討しました。これらの調査では、システムは必然的に低性能部分によって足かせをはめられ、説得力のある利点は提供されないことが示されました。この時点で、ナンシー クロネンバーグは、人々が実行しているのは VAX ではなく VMS であり、VMS は割り込みとメモリ ページングのモデル化に基づいてハードウェアに少ししか依存していないことを指摘しました。モデルのこれらの小さな部分が保持されている限り、VMS を RISC チップに移植できない説得力のある理由はないように思われました。この概念に関するさらなる研究により、これは実行可能なアプローチであることが示されました。^[12]

Supnik は、1989 年 2 月に、その結​​果のレポートを戦略タスク フォースに提出しました。2 つの疑問が提起されました。1 つは、結果として得られた RISC 設計は、Unix 市場のパフォーマンス リーダーにもなり得るか、もう 1 つは、マシンをオープン スタンダードにすべきか、というものです。これを受けて、PRISM アーキテクチャを適切に変更して採用することが決定されました。これが、成功した CMOS CVAX実装の後継となる「EVAX」コンセプトになりました。経営陣は調査結果を受け入れ、プロジェクトにもっと中立的な名前を付けることに決め、「VAX」を削除して、最終的に Alpha に落ち着きました。^{[13]この名前は、} NVAXベースのVAX 4000モデルのコード名として「Omega」が使用されたことにヒントを得たもので、「Alpha」は新しいラインの始まりを示すことを意図していました ( Alpha と Omegaを参照)。^{[14]その後すぐに、} VMS を新しいアーキテクチャに移植する作業が開始されました。^[15]

新しい設計では、PRISMの基本的な概念のほとんどが使用されていますが、VMSとVMSプログラムがまったく変換せずに適切な速度で実行できるように再調整されました。Alpha命令セットの主な設計者は、Richard L. SitesとRichard T. Witekでした。^[16] PRISMのEpicodeは、プラットフォームおよびプロセッサ実装固有の機能への抽象化されたインターフェイスを提供するAlphaのPALcodeに開発されました。

Alpha がマイクロプロセッサ業界にもたらした主な貢献、そしてそのパフォーマンスの主な理由は、アーキテクチャではなく、その実装にあります。^[17]当時 (現在もそうですが)、マイクロチップ業界は自動化された設計およびレイアウト ツールが主流でした。Digital のチップ設計者は、複雑な VAX アーキテクチャに対処するために、洗練された手動回路設計を追求し続けました。Alpha チップは、より単純でクリーンなアーキテクチャに手動回路設計を適用することで、より自動化された設計システムで可能なものよりもはるかに高い動作周波数が可能になることを示しています。これらのチップは、マイクロプロセッサ設計コミュニティ内でカスタム回路設計のルネッサンスを引き起こしました。

当初、AlphaプロセッサはDECchip 21x64シリーズと呼ばれていましたが^[18] 、 1990年代半ばに「DECchip」は「Alpha」に置き換えられました。最初の2桁「21」は21世紀を意味し、最後の2桁「64」は64ビットを意味します。^[18] Alphaは最初から64ビットとして設計されており、32ビットバージョンはありません。真ん中の数字はAlphaアーキテクチャの世代に対応しています。内部的には、AlphaプロセッサはEV番号でも識別されていました。EVは正式には「Extended VAX」の略ですが、Western Research LabのElectric Pickle実験に敬意を表して「Electric Vlasic 」という別のユーモラスな意味を持っています。^[19]

1997年5月、DECはオリジナルのPentium、Pentium Pro、Pentium IIチップの設計においてIntelがAlpha特許を侵害したとしてIntelを訴えた。 ^[20]和解の一環として、DECのチップ設計および製造事業の大部分がIntelに売却された。これには、DECのARMコンピュータアーキテクチャのStrongARM実装が含まれており、IntelはこれをPocket PCで一般的に使用されるXScaleプロセッサとして販売した。Digital Semiconductorの中核であるAlphaマイクロプロセッサグループはDECに残り、関連するオフィスビルはHudson工場の一部としてIntelに譲渡された。^[21]

Alpha チップの最初の数世代は、当時最も革新的なチップの 1 つでした。

• EV3と呼ばれる試作モデルは、Alpha Demonstration Unit (ADU)と呼ばれるプロトタイプシステムで使用されました。ADUは、オペレーティングシステムをAlphaアーキテクチャに移植するために使用されました。EV3とそれ以降のモデルの主な違いの1つは、浮動小数点ユニットがないことでした。^[22]
• 最初のバージョンであるAlpha 21064またはEV4 は、動作周波数が高性能なECLミニコンピュータやメインフレームに匹敵する最初のCMOSマイクロプロセッサです。
• 2番目の21164またはEV5は、大容量の二次キャッシュをオンチップに搭載した最初のマイクロプロセッサです。^[23]
• 3 番目の21264またはEV6 は、高い動作周波数と、より複雑なアウトオブオーダー実行マイクロアーキテクチャの両方を組み合わせた最初のマイクロプロセッサです。
• 21364またはEV7は、オンチップメモリ​​コントローラを搭載した最初の高性能プロセッサです。^[24]
• 生産されなかった21464またはEV8は同時マルチスレッドを搭載した最初のプロセッサになるはずだったが、このバージョンはDECがコンパックに売却された後にキャンセルされた。EV9と呼ばれていた可能性が高いTarantula研究プロジェクトは、ベクトルプロセッサユニットを搭載した最初のAlphaプロセッサになるはずだった。^[25]

DEC 内部関係者による報告によると、プロセッサにAXPタグを選んだのは、 VAX 商標の失態でまだ傷ついていた DEC の法務部門だったという。^{[26]長い調査の結果、「AXP」タグはまったく問題がないことがわかった。コンピュータ業界では、頭字語}AXP は「Almost eXactly PRISM」を意味するというジョークが広まった。^[27]

Alpha アーキテクチャは、高性能設計を目指して設計されました。Digital は、このアーキテクチャが 25 年間で 1,000 倍のパフォーマンス向上をサポートすることを意図していました。これを確実にするために、複数の命令の発行、クロック レート、またはマルチプロセッシングを妨げるアーキテクチャ機能はすべて削除されました。その結果、Alpha には次の機能がありません。

• 分岐遅延スロット
• 抑制された指示^{[説明が必要]}
• バイトロードまたはストア命令（後にバイトワード拡張（BWX）で追加された）^{[28] [29]}

Alpha には整数命令用の条件コードがありません^[30]。これは、条件ステータス レジスタでの潜在的なボトルネックを解消するためです。結果が 64 ビットに収まらない 2 つの数値を加算するなど、オーバーフローが発生する命令は、最下位 32 ビットまたは 64 ビットを宛先レジスタに書き込みます。キャリーは、結果といずれかのオペランドを符号なし比較して、結果がいずれかのオペランドよりも小さいかどうかを確認することで生成されます。テストが真の場合、条件を示すために、宛先レジスタの最下位ビットに値 1 が書き込まれます。

アーキテクチャは、プログラム カウンタ、2 つのロック レジスタ、および浮動小数点制御レジスタ (FPCR)に加えて、 32 個の整数レジスタセットと 32 個の浮動小数点レジスタ セットを定義します。また、実装で必要な場合にのみ実装されるオプションのレジスタも定義します。最後に、PALcodeのレジスタが定義されます。

整数レジスタは R0 から R31 で示され、浮動小数点レジスタは F0 から F31 で示されます。R31 レジスタと F31 レジスタはゼロにハードワイヤードされており、命令によるこれらのレジスタへの書き込みは無視されます。Digital は結合レジスタ ファイルの使用を検討しましたが、分割レジスタ ファイルの方が優れていると判断されました。分割レジスタ ファイルでは、2 チップ実装で各チップにレジスタ ファイルを配置でき、整数のみの実装では浮動小数点レジスタを含む浮動小数点レジスタ ファイルを省略できるためです。分割レジスタ ファイルは、読み取りポートと書き込みポートの数が少なくなるため、複数の命令発行に適しているとも判断されました。レジスタ ファイルあたりのレジスタ数も検討され、32 と 64 が候補でした。Digital は、ダイ スペースが少なくて済み、クロック周波数が向上するため、32 レジスタの方が適していると結論付けました。このレジスタ数は、パフォーマンスと将来の成長に関して大きな問題ではないと判断されました。32 個のレジスタがあれば、少なくとも 8 ウェイの命令発行をサポートできるからです。

プログラムカウンタは、ロングワードに揃えられた仮想バイト アドレスを含む 64 ビット レジスタです。つまり、プログラム カウンタの下位 2 ビットは常に 0 です。命令がデコードされると、PC は次の命令のアドレスに 4 ずつ増加します。ロック フラグとロックされた物理アドレス レジスタは、マルチプロセッサ サポートのロード ロック命令とストア条件付き命令によって使用されます。浮動小数点制御レジスタ (FPCR) は、IEEE 754準拠の浮動小数点ハードウェアを備えた Alpha 実装で使用するためにアーキテクチャによって定義された 64 ビット レジスタです。

Alpha アーキテクチャでは、バイトは8 ビットの データ(オクテット)、ワードは16 ビットのデータ、ロングワードは32 ビットのデータ、クワッドワードは64 ビットのデータ、オクタワードは128 ビットのデータとして定義されます。

Alpha アーキテクチャでは、当初 6 つのデータ型が定義されていました。

• クワッドワード（64ビット）整数
• ロングワード（32ビット）整数
• IEEE T 浮動小数点 (倍精度、64 ビット)
• IEEE S 浮動小数点 (単精度、32 ビット)

Alpha に先行する 32 ビット アーキテクチャである VAXとの互換性を維持するために、次の 2 つの浮動小数点データ型が含まれています。

• VAX G 浮動小数点 (倍精度、64 ビット)
• VAX F 浮動小数点 (単精度、32 ビット)

VAX H浮動小数点（4倍精度、128ビット）はサポートされていませんでしたが^[31]、別の128ビット浮動小数点オプションであるX浮動小数点はAlphaでは使用できますが、VAXでは使用できません。^[32]
HとXは類似しているが同一ではないと言われています。H浮動小数点のソフトウェアエミュレーションはDECから提供されており、DECmigrateというソースコードレベルのコンバーターも提供されています。

Alpha には、メモリのセグメント化のない64 ビットの線形仮想アドレス空間があります。実装では、最小サイズ 43 ビットのより小さな仮想アドレス空間を実装できます。未使用ビットはTLBなどのハードウェアに実装されていませんでしたが、アーキテクチャでは、より大きな (または完全な) 仮想アドレス空間を持つ実装とのソフトウェア互換性を確保するために、実装でそれらがゼロであるかどうかを確認する必要がありました。

Alpha ISA の命令長は 32 ビットに固定されており、6 つの命令形式があります。

整数演算形式は、整数命令で使用されます。この形式には、6 ビットのオペコード フィールドがあり、その後に、最初のオペランドを含むレジスタを指定する Ra フィールドと、2 番目のオペランドを含むレジスタを指定する Rb フィールドが続きます。次の 3 ビット フィールドは未使用で予約されています。1 ビット フィールドには "0" が含まれており、これによってこの形式が整数リテラル形式と区別されます。その後に 7 ビットの機能フィールドが続き、オペコードと組み合わせて操作を指定します。最後のフィールドは Rc フィールドで、計算結果を書き込むレジスタを指定します。レジスタ フィールドはすべて 5 ビットの長さで、32 個の一意の場所、つまり 32 個の整数レジスタをアドレス指定するために必要です。

整数リテラル形式は、オペランドの 1 つとしてリテラルを使用する整数命令によって使用されます。形式は、5 ビットの Rb フィールドと 3 ビットの未使用領域を、64 ビットのオペランドにゼロ拡張された 8 ビットのリテラル フィールドに置き換える点を除いて、整数演算形式と同じです。

浮動小数点演算形式は、浮動小数点命令で使用されます。整数演算形式に似ていますが、整数演算形式で予約されているリテラル ビットと未使用ビットを使用することで、11 ビットの機能フィールドが可能になります。

メモリ フォーマットは、主にロード命令とストア命令で使用されます。6 ビットのオペコード フィールド、5 ビットの Ra フィールド、5 ビットの Rb フィールド、および 16 ビットの変位フィールドがあります。

分岐命令には、6 ビットのオペコード フィールド、5 ビットの Ra フィールド、および 21 ビットの変位フィールドがあります。Ra フィールドは、条件分岐命令によってテストされるレジスタを指定し、条件が満たされると、変位フィールドの内容をプログラム カウンターに追加してプログラム カウンターが更新されます。変位フィールドには符号付き整数が含まれ、整数の値が正の場合、分岐が実行される場合はプログラム カウンターがインクリメントされます。整数の値が負の場合、分岐が実行される場合はプログラム カウンターがデクリメントされます。したがって、分岐の範囲は ±1 Mi 命令、つまり ±4 MiB です。Alpha アーキテクチャは、アーキテクチャの将来を見据えた目標の一環として、広い範囲で設計されました。

CALL_PAL 形式は、PALcodeCALL_PALサブルーチンを呼び出すために使用される命令によって使用されます。この形式では、オペコード フィールドは保持されますが、他のフィールドは、PAL サブルーチンを指定する整数を含む 26 ビットの機能フィールドに置き換えられます。

制御命令は、条件付き分岐、無条件分岐、およびジャンプで構成されます。条件付き分岐命令と無条件分岐命令は分岐命令形式を使用し、ジャンプ命令はメモリ命令形式を使用します。

条件分岐は、レジスタの最下位ビットが設定されているかどうか、またはクリアされているかどうかをテストするか、またはレジスタを符号付きクワッドワードとしてゼロと比較し、指定された条件が満たされる場合に分岐します。レジスタをゼロと比較するために使用できる条件は、等しい、等しくない、より小さい、以下、以上、より大きいです。新しいアドレスは、21 ビットの変位をロングワードに揃えて符号拡張し、条件分岐に続く命令のアドレスに追加することによって計算されます。

無条件分岐は、条件分岐と同じ方法で計算された新しいアドレスでプログラム カウンターを更新します。また、無条件分岐に続く命令のアドレスをレジスタに保存します。このような命令は 2 つあり、分岐予測ハードウェアに提供されるヒントのみが異なります。

ジャンプ命令は 4 つあります。これらはすべて同じ操作を実行し、ジャンプ後の命令のアドレスを保存し、レジスタから新しいアドレスをプログラム カウンターに提供します。これらは分岐予測ハードウェアに提供されるヒントが異なります。未使用の変位フィールドがこの目的に使用されます。

整数演算命令は、ロングワードとクワッドワードで加算、乗算、減算を実行し、クワッドワードで比較を実行します。除算の命令はありません。これは、設計者がハードウェアでの除算の実装は単純さに反すると考えたためです。標準の加算命令と減算命令に加えて、スケールバージョンがあります。これらのバージョンでは、加算または減算を行う前に、2 番目のオペランドを 2 ビットまたは 3 ビット左にシフトします。乗算ロングワード命令と乗算クワッドワード命令は、それぞれ 64 ビットまたは 128 ビットの結果の最下位 32 ビットまたは 64 ビットを宛先レジスタに書き込みます。最上位半分を取得することが有用なため、符号なし乗算クワッドワード高(UMULH) 命令が用意されています。UMULH は、多倍精度演算および除算アルゴリズムの実装に使用されます。結果の最上位半分を返す乗算用の独立した命令の概念は、PRISMから採用されました。

ロングワードを操作する命令は、レジスタの最上位半分を無視し、32 ビットの結果は、宛先レジスタに書き込まれる前に符号拡張されます。デフォルトでは、UMULH およびスケールされたバージョンの加算と減算を除き、加算、乗算、減算の命令はオーバーフローをトラップしません。このような機能が必要な場合は、オーバーフロー検出を実行し、オーバーフローをトラップするこれらの命令のバージョンが提供されます。

比較命令は、2 つのレジスタまたはレジスタとリテラルを比較し、指定された条件が真の場合は宛先レジスタに「1」を書き込み、そうでない場合は「0」を書き込みます。条件は、等しい、等しくない、以下、およびより小さいです。最初の 2 つの条件を指定する命令を除いて、符号付き比較と符号なし比較を実行するバージョンがあります。

整数演算命令は整数演算命令形式を使用します。

論理命令は、整数レジスタに対してビット単位の論理演算と条件付き移動を実行する命令で構成されます。ビット単位の論理命令は、2 つのレジスタ間またはレジスタとリテラル間でAND、NAND、NOR、OR、XNOR、XORを実行します。条件付き移動命令は、レジスタをゼロへの符号付きクワッドワードとしてテストし、指定された条件が満たされる場合に移動します。指定された条件は、等しい、等しくない、以下、より小さい、以上、より大きいです。シフト命令は、算術右シフト、および論理左シフトと論理右シフトを実行します。シフト量は、レジスタまたはリテラルによって指定されます。論理命令とシフト命令は、整数演算命令形式を使用します。

後のアルファには、8ビットと16ビットのデータ型を操作するための命令セットであるバイトワード拡張が含まれています。これらの命令は、21164A（EV56）マイクロプロセッサで初めて導入され、その後のすべての実装に存在します。これらの命令は、以前は実装に複数の命令を必要とした操作を実行し、コード密度と特定のアプリケーションのパフォーマンスを向上させます。BWXは、x86マシンコードのエミュレーションとデバイスドライバーの作成を容易にします。^[33]

モーションビデオ命令（MVI）は、Alpha ISAの命令セット拡張であり、単一命令複数データ（SIMD）操作用の命令を追加しました。^[34] MVIを実装したAlpha実装は、年代順に、Alpha 21164PC（PCA56およびPCA57）、Alpha 21264（EV6）、およびAlpha 21364 （EV7 ）です。MIPSのMDMXやSPARCのVisual Instruction Setなどの同時期の他のほとんどのSIMD命令セットとは異なり、 PA-RISCのMultimedia Acceleration eXtensions （MAX-1、MAX-2）と同様に、MVIは既存の整数レジスタに格納された整数データ型を操作するいくつかの命令で構成された単純な命令セットでした。

MVI がシンプルである理由は 2 つあります。まず、Digital は、Alpha 21164 は既にソフトウェアでDVDデコードを実行できるため、この目的のためにハードウェアを用意する必要はないが、 MPEG-2エンコードには非効率的であると判断しました。2 つ目の理由は、実装の高速サイクル時間を維持する必要があることです。多くの命令を追加すると、命令デコード ロジックが複雑になり、大きくなり、実装のクロック周波数が低下します。

MVI は 13 個の命令で構成されています。

浮動小数点拡張 (FIX) は、Alpha アーキテクチャの拡張機能です。浮動小数点平方根と、整数レジスタと浮動小数点レジスタ間のデータ転送のための 9 つの命令が導入されています。Alpha 21264 (EV6) は、これらの命令を実装した最初のマイクロプロセッサです。

カウント拡張 (CIX) は、ビットをカウントするための 3 つの命令を導入するアーキテクチャの拡張機能です。これらの命令は、整数演算命令として分類されます。これらは、Alpha 21264A (EV67) で初めて実装されました。

発表当時、Alpha は今後 25 年間のアーキテクチャとして歓迎されました。これは実現しませんでしたが、Alpha はかなり長い寿命を持ちました。最初のバージョンである Alpha 21064 (別名EV4 ) は、1992 年 11 月に最大 192 MHz で動作して導入されました。ダイがわずかに縮小された (EV4S 、 0.75 μm から 0.675 μm に縮小) と、数か月後には 200 MHz で動作しました。この 64 ビット プロセッサは、他の RISC 設計と同様にスーパーパイプラインおよびスーパースカラー設計でしたが、それでも他のすべての RISC 設計をしのぐ性能を備え、DEC はこれを世界最速のプロセッサとして宣伝しました。Hudson 設計チームの特徴である、巨大な集中クロック回路などの回路設計への細心の注意により、マイクロアーキテクチャが他の RISC チップとかなり似ていたにもかかわらず、CPU をより高速で動作させることができました。比較すると、より安価なIntel Pentium は、翌年の春に発売されたときには 66 MHz で動作しました。

Alpha 21164またはEV5 は、1995 年にプロセッサ周波数が最大 333 MHz で利用可能になりました。1996 年 7 月には、このラインの速度が 500 MHz に引き上げられ、1998 年 3 月には 666 MHz に引き上げられました。また、1998 年には、Alpha 21264 ( EV6 ) が 450 MHz でリリースされ、最終的には (2001 年に21264C / EV68CBで) 1.25 GHz に達しました。2003 年には、Alpha 21364またはEV7 Marvelが発売されました。これは基本的に、マルチプロセッサシステムのパフォーマンスを向上させるために4 つの 1.6 GB/秒^[a]のプロセッサ間通信リンクを備えた EV68 コアで、1 GHz または 1.15 GHz で動作します。

1996 年、Alpha チップの製造はSamsung Electronics Companyにライセンス供与されました。Compaq による Digital の買収後、Alpha製品の大部分は、Samsung と Compaq が出資する民間企業である API NetWorks, Inc. (旧 Alpha Processor Inc.) に引き渡されました。2001 年 10 月、Microway は API NetWorks の Alpha ベース製品ラインの独占販売およびサービス プロバイダーになりました。

2001年6月25日、コンパックは2004年までにAlphaを段階的に廃止し、代わりにインテルのItaniumを採用すると発表し、計画されていたEV8チップをキャンセルし、Alphaの知的財産をすべてインテルに売却した。^[6] ヒューレット・パッカードは2002年にコンパックと合併し、HPはAlphaシリーズの開発をさらに数年間継続し、 EV7zと呼ばれる1.3GHzのEV7バリアントをリリースすると発表した。これがAlphaの最終バージョンとなり、0.13μmのEV79もキャンセルされた。

Alphaは、コンパックの西部研究所とシステム研究センターの企業研究グループとノンストップハードウェア開発グループによって開発された研究プロトタイプであるPiranhaにも実装されています。Piranhaは、8つのシンプルなコアを含むトランザクション処理ワークロード用のマルチコア設計です。2000年6月に開催された第27回コンピュータアーキテクチャ国際シンポジウムで説明されました。^[35]

Sunwayアーキテクチャの初期の改訂版はAlphaに基づいていると主張されていましたが、SW26010以降、 SunwayはAlphaとは無関係な新しい命令セットアーキテクチャを使用しています。^{[36] [37]}

ISA 拡張

• R – 無限大と負の無限大への丸めのハードウェアサポート。^[38]
• B – BWX、「バイト/ワード拡張」、メモリとI/Oからの8ビットおよび16ビット操作を可能にする命令を追加します。
• M – MVI、「マルチメディア」指示
• F – FIX、整数レジスタと浮動小数点レジスタ間でデータを移動するための命令と平方根を求める命令
• C – CIX、ビットを数えて見つけるための命令
• T – ロック取得の最初の試行のパフォーマンスを向上させるために、変更意図を伴うプリフェッチをサポートします。

Alpha ベースのシステムの比較パフォーマンスを示すために、Standard Performance Evaluation Corporation (SPEC) のパフォーマンス数値 (SPECint95、SPECfp95) をいくつか以下に示します。SPEC の結果は、CPU だけでなく、コンピュータ システム全体 (CPU、バス、メモリ、コンパイラ オプティマイザ) の測定パフォーマンスを報告すると主張していることに注意してください。また、ベンチマークとスケールは 1992 年から 1995 年にかけて変更されたことに注意してください。ただし、これらの数値は、当時の HP (64 ビット) および Intel ベースの製品 (32 ビット) と比較した Alpha アーキテクチャ (64 ビット) のパフォーマンスの大まかな印象を与えます。おそらく最も明らかな傾向は、整数パフォーマンスでは Intel が常に Alpha にかなり近い値を達成できたものの、浮動小数点パフォーマンスではその差がかなり大きかったことです。一方、HP ( PA-RISC ) も Alpha にかなり近い値ですが、これらの CPU は大幅に低いクロック レート (MHz) で動作しています。表には、消費電力と CPU の価格という 2 つの重要な値が欠けています。

DEC Alpha ベースのシステムの第 1 世代は、DEC 3000 AXPシリーズのワークステーションとローエンド サーバー、DEC 4000 AXPシリーズのミッドレンジ サーバー、およびDEC 7000 AXP と 10000 AXPシリーズのハイエンド サーバーで構成されています。DEC 3000 AXP システムは、以前のMIPSベースの DECstation モデルと同じTURBOchannelバスを使用していますが、4000 はFuturebus +に基づいており、7000/10000 は対応するVAXモデルとアーキテクチャを共有しています。

DEC はまた、Extended Industry Standard Architecture (EISA) バスを搭載したパーソナル コンピュータ(PC) 構成の Alpha ワークステーション、 DECpc AXP 150 (コード名Jensen 、DEC 2000 AXP とも呼ばれる) も製造しました。これは、 Windows NT をサポートする最初の Alpha システムです。DEC は後に、21164 プロセッサを搭載した Celebris XL およびDigital Personal Workstation PC ラインの Alpha バージョンを製造しました。

Digital 社は、組み込みおよび産業用途向けにVMEbusベースのシングルボード コンピュータも製造しました。第 1 世代には、21068 ベースの AXPvme 64 および AXPvme 64LC、および 21066 ベースの AXPvme 160 があります。これらは 1994 年 3 月 1 日に発表されました。AXPvme 100、AXPvme 166、AXPvme 230 などの後続モデルは 21066A プロセッサをベースにしており、Alpha VME 4/224 および Alpha VME 4/288 は 21064A プロセッサをベースにしています。最後のモデルである Alpha VME 5/352 および Alpha VME 5/480 は 21164 プロセッサをベースにしています。

21066 チップは、DEC Multia VX40/41/42 コンパクト ワークステーションおよび Tadpole Technology の ALPHAbook 1 ラップトップで使用されています。

1994 年、DEC はAlphaStationおよびAlphaServerシステムの新シリーズを発表しました。これらは 21064 または 21164 プロセッサを使用し、PCIバス、VGA互換のフレーム バッファ、PS/2スタイルのキーボードとマウスを導入しました。AlphaServer 8000 シリーズは DEC 7000/10000 AXP の後継で、XMI バスと FutureBus+ バスも採用しています。

AlphaStation XP1000 は、21264 プロセッサをベースにした最初のワークステーションです。21264 をベースにした以降の AlphaServer/Station モデルは、DS (部門サーバー)、ES (エンタープライズ サーバー)、またはGS (グローバル サーバー) ファミリに分類されます。

最終的な 21364 チップは、AlphaServer ES47、ES80、GS1280 モデルおよび AlphaStation ES47 で使用されます。

DECは、OEM市場への同社の大きな取り組みの一環であった21066および21068ベースのAXPpci 33 "NoName"、[39] 21164ベースのAlphaPC 164およびAlphaPC 164LX、21164PCベースのAlphaPC 164SXおよびAlphaPC 164RX、21264ベースのAlphaPC 264DPなど、多数のOEMマザーボードを製造した。^サムスンや APIなどのサードパーティも、API UP1000やUP2000などのOEMマザーボードを製造した。

DEC は、サードパーティによるプラットフォームのハードウェアとソフトウェアの開発を支援するために、それぞれ Alpha 21064A および 21164 マイクロプロセッサ用の EB64+ や EB164 などの評価ボードを製造しました。

21164 および 21264 プロセッサは、 NetAppのさまざまなネットワーク接続ストレージシステムで使用され、21064 および 21164 プロセッサは、CrayのT3DおよびT3E 超並列スーパーコンピュータで使用されました。

Alphaプロセッサをベースにした最速のスーパーコンピュータは、ロスアラモス国立研究所のASCI Qでした。このマシンはHP AlphaServer SC45/GSクラスタとして構築されました。4096個のAlpha（21264 EV-68、1.25GHz）CPUを搭載し、R_最大値は7.727TFLOPSに達しました。^[40]

• Alpha アーキテクチャ ハンドブック バージョン 4
• Alpha アーキテクチャ ハンドブック バージョン 3
• デジタル技術ジャーナル、第4巻、第4号、1992年特別号 Alpha AXPアーキテクチャとシステム 2023年1月23日にWayback Machineにアーカイブこの号には、AlphaのArchitectsからの記事がいくつか含まれています。
• アーカイブされた技術ドキュメント ライブラリ このリンクには、Alpha マイクロプロセッサ、チップセット、および OEM マザーボードのハードウェア リファレンス マニュアルとデータシートが掲載されています。Alpha アーキテクチャ ハンドブックとさまざまなプログラミング マニュアルが含まれています。
• ダン・ドーバープールとの会話（2003年10月1日）
• ブルース・ハットン博士のコンピュータアーキテクチャに関する講義ノート