Loading article…
| 一般情報 | |
|---|---|
| 発売 | 2008 |
| デザイン： | IBM |
| パフォーマンス | |
| 最大CPU クロックレート | 4.4GHz帯 |
| キャッシュ | |
| L1キャッシュ | 64 KB 命令1コアあたり 128 KB データ |
| L2キャッシュ | 3 MB 共有 |
| L3キャッシュ | 24 MB 共有 |
| アーキテクチャと分類 | |
| テクノロジーノード | 65 nm |
| 命令セット | z/アーキテクチャ |
| 物理的仕様 | |
| コア |
|
| 歴史 | |
| 前任者 | z9 |
| 後継 | 196 |
z10は、 IBMがSystem z10メインフレームコンピュータ用に製造したマイクロプロセッサチップで、2008年2月26日にリリースされました。[1]開発中は「z6」と呼ばれていました。[2]
説明
このプロセッサはCISC z/Architectureを実装しており、4 つのコアを備えています。各コアには、64 KB の L1 命令キャッシュ、128 KB の L1 データ キャッシュ、および 3 MB の L2 キャッシュ(IBM では L1.5 キャッシュと呼ばれています) があります。最後に、24 MB の共有 L3 キャッシュ (IBM では L2 キャッシュと呼ばれています) があります。
このチップは 21.7×20.0 mm の大きさで、IBM の65 nm SOI製造プロセス(CMOS 11S) で製造された 9 億 9,300 万個のトランジスタで構成されており、 15 FO4サイクルで 4.4 GHz以上の速度 (従来のメインフレームの 2 倍以上のクロック速度)をサポートします。
各 z10 チップには、2 つの 48 GB /s (480 億バイト/秒) SMP ハブ ポート、4 つの 13 GB/s メモリ ポート、2 つの 17 GB/s I/O ポート、および 8765 個のコンタクトがあります。
z10 プロセッサはPOWER6プロセッサと共同開発されており、製造技術、ロジック設計、実行ユニット、浮動小数点ユニット、バス技術 ( GX バス)、パイプライン設計スタイル (高周波数、低レイテンシ、ディープ (z10 では 14 ステージ)、インオーダー パイプライン) など、多くの設計特性を共有しています。
ただし、プロセッサは、キャッシュ階層と一貫性、SMPトポロジとプロトコル、チップ構成など、他の点では大きく異なります。ISA が異なると、コアも大きく異なります。z10 には 894 個の固有の命令があり、その 75% は完全にハードウェアで実装されています。z/Architecture はCISCアーキテクチャで、 1960 年代の IBM System/360アーキテクチャと下位互換性があります。
以前のz9 ECプロセッサーから z/Architecture に追加された機能は次のとおりです。
- コード効率を向上する50以上の新しい命令
- ソフトウェア/ハードウェアキャッシュの最適化
- 1 MB ページフレームのサポート
- 10 進浮動小数点がハードウェアで完全に実装されています。
エラー検出と回復に重点が置かれており、 L2 および L3 キャッシュとバッファにはエラー訂正コード (ECC)が、その他の場所には広範なパリティ チェックが採用されています。チップ上には 20,000 を超えるエラー チェッカーが搭載されています。プロセッサの状態は、ほぼすべてのハードウェア エラーに対して正確なコア再試行が可能な方法でバッファリングされます。
ストレージ制御
z10 プロセッサには対称型マルチプロセッシング(SMP)用のオンダイ機能がありますが、 SMP ハブ チップまたはストレージ コントロール(SC)と呼ばれる専用のコンパニオン チップがあり、24 MB のオフダイL3 キャッシュを追加して、他の z10 プロセッサやハブ チップと 48 GB/秒で通信できます。ハブ チップは 16 億個のトランジスタで構成され、サイズは 20.8×21.4 mm、相互接続は 7984 個です。この設計により、各プロセッサは 2 つのハブ チップ間でキャッシュを共有でき、共有 L3 キャッシュは合計 48 MB になる可能性があります。
マルチチップモジュール
System z10 Enterprise Class (EC)では、z10 プロセッサーとストレージ コントロール (SC) チップはマルチチップ モジュール(MCM) に搭載されています。各 z10 EC システムには、最大 4 つの MCM を搭載できます。1 つの MCM は 5 つの z10 プロセッサーと 2 つの SC チップで構成され、MCM あたり合計 7 つのチップになります。冗長性、製造上の問題、その他の動作機能により、すべてのコアがお客様に提供されるわけではありません。System z10 EC モデル E12、E26、E40、および E56 の MCM には 17 個の使用可能なコア (それぞれ 1、2、3、および 4 個の MCM) があり、モデル E64 には 17 個のコアを持つ MCM が 1 つと、20 個のコアを持つ MCM が 3 つあります。
参照
参考文献
- ^ IBM System z: 未来は IBM System z10 エンタープライズ クラスで動きます
- ^ 「IBM z6 - 次世代メインフレーム マイクロプロセッサ」(PDF) 。2008 年 6 月 21 日閲覧。
外部リンク
- IBM の新しい Z10 は大きな話題となるか?
- レッドブック ドラフト: IBM System z10 エンタープライズ クラス技術紹介
- IBM System z10 エンタープライズ クラス – データシート
- IBM、メインフレーム ハードウェア向けにクアッドコア z6 チップを準備 – IT Jungle
- IBM 研究開発ジャーナル システム Z10 号