C3経由

C3

一般情報
発売	2001
共通メーカー	経由
パフォーマンス
最大CPU クロックレート	500MHz～1.4GHz
FSB速度	100MHz～200MHz
キャッシュ
L1キャッシュ	64 KiB 命令 + 64 KiB データ
L2キャッシュ	64 KiB 限定
アーキテクチャと分類
テクノロジーノード	0.13μm～0.15μm
命令セット	x86-16、IA-32
拡張機能	ＭＭＸ 3DNow! (サミュエル、エズラ) SSE、PadLock (RNG、Nehemiah、AES Nehemiah+)
物理的仕様
コア	1
ソケット	ソケット370 EBGA368 について
製品、モデル、バリエーション
コア名	サミュエル（C5A） サムエル記 2 (C5B) エズラ（C5C） エズラ-T (C5N) ネヘミヤ（C5XL） ネヘミヤ+（C5P）
歴史
前任者	サイリックスIII
後継	C7経由

VIA C3 は、 Centaur Technologyが設計し、VIA Technologiesが販売する、パーソナル コンピュータ用のx86中央処理装置のファミリーです。 さまざまな CPU コアは、Centaur Technology の設計手法に従って構築されています。

x86命令に加えて、VIA C3 CPUには文書化されていない代替命令セットが含まれており、CPUへの低レベルアクセスと、場合によっては権限昇格を可能にします。^[1]

VIA Cyrix III は、先進的な「Samuel 2」(C5B) コアへの切り替えに伴い、VIA C3 に改名されました。オンダイL2 キャッシュの追加により、パフォーマンスがいくらか向上しました。^[2] Cyrixテクノロジに基づいて構築されたわけではないため、新しい名前は単なる論理的ステップでした。電力消費を改善し、製造コストを削減するために、Samuel 2 は 150 nm プロセス テクノロジで製造されました。

VIA C3 プロセッサは、次のダイ シュリンクで 130/150 nm 混合プロセスを採用し、消費電力の最小化に引き続き重点を置きました。「Ezra」(C5C) と「Ezra-T」(C5N) は、「Samuel 2」コアの新しいリビジョンであり、「Ezra-T」のバス プロトコルに若干の修正を加えて、Intel の Pentium III「Tualatin」コアとの互換性を実現しました。VIA は、数年間、x86 CPU 市場で最も低い消費電力を誇っていました。しかし、設計の改善が不十分だったため、パフォーマンスは低下しました。^[3]

ユニークなことに、市販のC3 CPUは装飾的な缶に入れて出荷されました。^[3]

「Nehemiah」(C5XL) はコアのメジャー リビジョンでした。当時、VIA のマーケティング活動は、行われた変更を完全には反映していませんでした。同社は、ハーフ スピードFPUなど、古いコアの多数の設計上の欠陥に対処しました。パイプライン ステージの数は 12 から 16 に増加し、クロック速度の継続的な向上を可能にしました。さらに、 cmov 命令を実装し、686 クラ​​スのプロセッサになりました。Linux カーネルでは、このコアを C3-2 と呼んでいます。また、3DNow!命令を削除し、 SSE を実装しています。ただし、まだ古くなったSocket 370に基づいており、シングル データ レート フロントサイド バスはわずか 133 MHz で動作していました。

組み込みシステム市場では低電力、低コストの CPU 設計が好まれるため、VIA は C3 がこれらの特性に非常によく適合していたことから、このセグメントをより積極的にターゲットにし始めました。Centaur Technology は組み込み市場にとって魅力的な機能の追加に注力しました。最初の「Nehemiah」(C5XL) コアに組み込まれた例としては、2 つのハードウェア乱数ジェネレータがあります。(これらのジェネレータは VIA のマーケティング資料で「量子ベース」であると誤って記載されています。ジェネレータの詳細な分析により、乱数の発生源は量子ではなく熱であることが明らかになっています。^[4] )

「Nehemiah+」(C5P) (ステップ 8) 改訂版では、高性能AES暗号化エンジンや、米国 1 セント硬貨サイズの非常に小型のボール グリッド アレイチップ パッケージなど、いくつかの進歩がもたらされました。当時、VIA は FSB を 200 MHz にブーストし、それをサポートする CN400 などの新しいチップセットを導入しました。新しい 200 MHz FSB チップは、既存のソケット 370 マザーボードと互換性がないため、BGA パッケージでのみ利用可能です。

このアーキテクチャが販売されたとき、それはしばしば「VIA C5」と呼ばれていました。

VIA のチップは、 AMDやIntelが販売していた x86 CPU よりも絶対値​​でもクロック単位でも低速でしたが、はるかに小型で、製造コストが安く、消費電力も低かったため、組み込み市場で非常に魅力的でした。

これにより、VIA は製造プロセスのダイが縮小するたびにチップの周波数を拡大し続けることが可能になりましたが、Intel の競合製品 ( P4 Prescottなど) は深刻な熱管理の問題に直面しました。ただし、後のIntel Core世代のチップは大幅に低温になりました。

• 多くのベンチマークではメモリ パフォーマンスが制限要因となるため、VIA プロセッサでは、大規模なプライマリ キャッシュ、大規模なTLB、積極的なプリフェッチなどの機能強化が実装されています。これらの機能は VIA 独自のものではありませんが、メモリ アクセスの最適化は、ダイ スペースを節約するために機能が削減されていない領域の 1 つです。
• 一般的に、クロック周波数はサイクルあたりの命令数の増加よりも優先されます。順序外命令実行などの複雑な機能は、クロック レートの増加に影響し、ダイ スペースと電力を大幅に追加する必要があり、いくつかの一般的なアプリケーション シナリオではパフォーマンスにほとんど影響がないため、意図的に実装されていません。
• パイプラインは、頻繁に使用されるレジスタ - メモリ形式およびメモリ - レジスタ形式の x86 命令を 1 クロックで実行できるように構成されています。頻繁に使用されるいくつかの命令では、他の x86 プロセッサよりもパイプライン クロックが少なくて済みます。
• あまり使用されない x86 命令はマイクロコードで実装され、エミュレートされます。これにより、ダイ スペースが節約され、消費電力が削減されます。実際のアプリケーション シナリオのほとんどへの影響は最小限に抑えられます。^{[引用が必要]}
• これらの設計ガイドラインは、命令セットを小さくし、最適化することで CPU 全体のパフォーマンスを高速化すると主張した、元のRISC支持者から派生したものです。ただし、ソースと宛先の両方でメモリ オペランドを多用するため、C3 設計自体は RISC とは言えません。

VIAの組み込みプラットフォーム製品は、2005年に日産の車シリーズ^[5] 、ラフェスタ、ムラーノ、プレサージュに採用されたと報告されています。これらやその他の大量生産の産業用アプリケーションは、小型フォームファクタと低消費電力の利点により組み込み取引が成立し、VIAに大きな利益をもたらし始めています。^[要出典]

IDT Centaur の買収により、^[6] VIA は少なくとも 3 つの特許を取得したようです。これらの特許は、Intel が使用するプロセッサ技術の重要な側面をカバーしています。これらの特許がもたらす交渉力に基づいて、VIA は 2003 年に Intel と 10 年間の特許クロスライセンス契約を締結し、x86 互換 CPU の設計と製造を継続することができました。VIA には、Intel ソケット インフラストラクチャを引き続き使用できる 3 年間の猶予期間も与えられました。

• VIA C3マイクロプロセッサのリスト
• VIA Eden マイクロプロセッサのリスト
• VIAマイクロプロセッサの一覧

• VIA-C3-ネヘミアのレビュー
• VIA C3 ゴールド CPU - 1GHz
• VIAの小型で静かなEdenプラットフォーム
• GHz_processor_review/ VIA C3 1GHz プロセッサのレビュー
• BlueSmoke - レビュー: VIA C3 プロセッサ
• http://www.cpushack.com/VIA.html
• https://web.archive.org/web/20070717014946/http://www.sandpile.org/impl/c5.htm
• https://web.archive.org/web/20060615180950/http://www.sandpile.org/impl/c5xl.htm
• FreeBSD 用 VIA C3 カーネル 2011-07-23 にWayback Machineでアーカイブ