Loading article…
 | |
| 一般情報 | |
|---|---|
| 発売 | 1995年11月1日 |
| 製造中止 | 1998年6月 |
| 販売元 | インテル |
| デザイン： | インテル |
| 共通メーカー |
|
| CPUIDコード | 0F619h |
| 製品コード | 80521 |
| パフォーマンス | |
| 最大CPU クロックレート | 150MHz～200MHz |
| FSB速度 | 60 MT/秒から66 MT/秒 |
| データ幅 | 64ビット |
| アドレス幅 | 36ビット |
| 仮想アドレス幅 | 32ビット |
| キャッシュ | |
| L1キャッシュ | 16 KB (8 KB 命令 + 8 KB データ) |
| L2キャッシュ | 256 KB - 1 MB |
| アーキテクチャと分類 | |
| 応用 | サーバー ワークステーション |
| テクノロジーノード | 500nm～350nm |
| マイクロアーキテクチャ | P6 |
| 命令セット | 86 の |
| 物理的仕様 | |
| トランジスタ |
|
| コア |
|
| ソケット | |
| 歴史 | |
| 前任者 | ペンティアム |
| 後継者 | ペンティアムII、ペンティアムII Xeon |
| サポート状況 | |
| サポートされていません | |
Pentium Proは、 Intelが開発・製造し、1995 年 11 月 1 日に発表された第 6 世代のx86 マイクロプロセッサです。 [1] : D-2 P6 マイクロアーキテクチャ(i686 と呼ばれることもある)を導入し、当初は幅広いアプリケーションでオリジナルのPentium を置き換えることを目的としていました。その後、サーバーおよびハイエンド デスクトップ プロセッサというより狭い範囲の役割に縮小されました。Pentium Pro はスーパーコンピュータでも使用され、最も有名なのはASCI Red で、各コンピューティング ノードで 2 つの Pentium Pro CPU を使用し、1996 年に 1テラフロップスを超えた最初のコンピュータとなり、 1997 年から 2000 年までTOP500リストで 1 位を維持しました。 [2]
PentiumとPentium MMXにはそれぞれ310万個と450万個のトランジスタが搭載されていたが、Pentium Proには550万個のトランジスタが搭載されていた。[3] : 12 デュアルプロセッサ構成とクアッドプロセッサ構成の両方が可能で、フォームファクタは比較的大きな長方形のSocket 8のみであった。Pentium Proの後継は1998年に Pentium II Xeonとなった。
マイクロアーキテクチャ
Pentium Proの主任設計者はスーパースケーラリティを専門とし、 Intel iAPX 432の主任エンジニアとしても働いていたフレッド・ポラックであった。[4]
まとめ
Pentium Pro は、 Pentium のP5マイクロアーキテクチャとは異なる新しいマイクロアーキテクチャを採用しました。これは、命令プールを使用する分離された 14 ステージのスーパーパイプライン アーキテクチャです。Pentium Pro ( P6 ) は、NexGen Nx586やCyrix 6x86などの他の同時代のx86設計を反映した、多くの根本的なアーキテクチャ上の違いを実装しました。Pentium Pro のパイプラインには、IA-32命令をバッファリングされたマイクロ操作シーケンスに動的に変換する追加のデコード ステージがあり、その後、分析、並べ替え、名前変更を行って、一度に複数の実行ユニットに発行される可能性のある並列化可能な操作を検出できます。したがって、Pentium Pro は、レジスタの名前変更による投機的実行を含む、アウトオブオーダー実行を特徴としていました。また、物理アドレス拡張(PAE)で使用できるより広い 36 ビットアドレス バスがあり、最大 64 GB のメモリにアクセスできます。
Pentium Pro には 8 KB の命令キャッシュがあり、サイクルごとに最大 16 バイトがそこからフェッチされ、命令デコーダーに送られます。命令デコーダーは 3 つあります。これらのデコーダーの能力は異なり、x86 命令をデコードできるのは 1 つだけで、他の 2 つは単純な x86 命令しかデコードできません。これにより、複数の命令を同時にデコードする Pentium Pro の能力が制限され、スーパースカラ実行が制限されます。x86 命令は 118 ビットのマイクロ操作(マイクロ オペレーション) にデコードされます。マイクロ オペレーションは、縮小命令セット コンピューター(RISC) に似ています。つまり、操作、2 つのソース、および宛先をエンコードします。汎用デコーダーはサイクルごとに最大 4 つのマイクロ オペレーションを生成できますが、単純なデコーダーはサイクルごとに 1 つのマイクロ オペレーションを生成できます。したがって、メモリを操作する x86 命令 (例: このレジスタをメモリのこの位置に追加する) は、この操作に最低 3 つのマイクロ オペレーションが必要なため、汎用デコーダーでのみ処理できます。同様に、単純なデコーダーは、1 つのマイクロオペレーションに変換できる命令に限定されます。4 つ以上のマイクロオペレーションを必要とする命令は、シーケンサーの支援を受けて変換され、シーケンサーは複数のクロック サイクルにわたって必要なマイクロオペレーションを生成します。Pentium Pro は、BIOSおよび/またはオペレーティング システム(OS) の制御下でアップグレード可能なマイクロコードをサポートした、x86 ファミリーの最初のプロセッサでした。[5]
マイクロオペレーションはリオーダーバッファ（ROB）を出てリザーブステーション（RS）に入り、そこで実行ユニットへのディスパッチを待ちます。各クロックサイクルでは、最大5つのマイクロオペレーションを5つの実行ユニットにディスパッチできます。Pentium Proには合計6つの実行ユニットがあります。2つの整数ユニット、1つの浮動小数点ユニット（FPU）、ロードユニット、ストアアドレスユニット、ストアデータユニットです。[6]整数ユニットの1つはFPUと同じポートを共有しているため、Pentium Proは1サイクルあたり1つの整数マイクロオペレーションと1つの浮動小数点マイクロオペレーション、または2つの整数マイクロオペレーションと、他の3つの実行ユニットのマイクロオペレーションしかディスパッチできません。2つの整数ユニットのうち、ポート0でFPUとパスを共有するユニットだけが、バレルシフタ、乗算器、除算器、LEA命令のサポートなどの機能をすべて備えています。ポート1に接続されている2番目の整数ユニットにはこれらの機能はなく、加算、減算、分岐先アドレスの計算などの単純な演算に限定されています。[6]
FPU は浮動小数点演算を実行します。加算と乗算はパイプライン化されており、それぞれ 3 サイクルと 5 サイクルのレイテンシがあります。除算と平方根はパイプライン化されておらず、FPU のポートを共有する別のユニットで実行されます。除算と平方根のレイテンシはそれぞれ 18 ～ 36 サイクルと 29 ～ 69 サイクルです。最小の数値は単精度 (32 ビット) 浮動小数点数の場合で、最大の数値は拡張精度 (80 ビット) 数の場合です。除算と平方根は加算と乗算と同時に実行できるため、結果を ROB に格納する必要がある場合にのみ実行できます。
マイクロプロセッサがリリースされた後、浮動小数点ユニットにバグが発見されました。これは一般に「Pentium Pro および Pentium II FPU バグ」と呼ばれ、Intel では「フラグ エラッタ」と呼ばれています。このバグは、浮動小数点から整数への変換中に、浮動小数点数が小さい整数形式に収まらない場合に発生し、FPU がドキュメントに記載されている動作から逸脱します。このバグは軽微であると考えられており、影響を受けるソフトウェア プログラムがほとんどない、あるいはまったくないような特殊な状況で発生します。
Pentium Pro P6 マイクロアーキテクチャは、10 年以上にわたって Intel によって何らかの形で使用されました。パイプラインは、最初の 150 MHz から始まり、「Tualatin」Pentium IIIの 1.4 GHz まで拡張されました。設計のさまざまな特徴は、その後もPentium MおよびIntel Core ( Yonah ) の「 Banias」と呼ばれる派生コアに引き継がれ、 2006 年以降にCore マイクロアーキテクチャ( Core 2プロセッサ)に進化しました。 [7]
命令セット
Pentium Pro (P6) では、Intel の範囲に新しい命令が導入されました。CMOVxx (「条件付き移動」) 命令は、フラグ レジスタの述語論理条件 xx に従って、レジスタまたはメモリ位置の内容である値を別のレジスタに移動できます。xx は、条件付きジャンプ命令の条件で指定されるフラグ述語コードです。したがって、たとえば CMOVNE は、フラグ レジスタの NE (不等) 条件が真であるかどうか (つまり Z フラグ = 0) に応じて、指定された値をレジスタに移動するか否かを決定します。これにより、if-then-else 操作や、たとえば C の ?: 操作を評価できます。これらの命令により、コストのかかるジャンプ命令や分岐命令を回避できるため、パフォーマンスが向上します。たとえば、CMOVxx destreg1, source_operand2 では、最初のオペランドは宛先レジスタ、2 番目はソース レジスタまたはメモリ位置です。残念ながら、2 番目のオペランドは即値 (インライン定数) にすることはできず、そのような定数は最初にレジスタに配置する必要があります。述語コード xx は、条件分岐で許可される値の全範囲を取ることができます。
2 番目の開発は、UD2 不正命令のドキュメント化でした。このオペコードは予約されており、P6 以降のすべてのプロセッサで不正命令例外が発生することが保証されています。これにより、ソフトウェアによってバグが検出された場合、開発者は将来に備えて現在のプログラムを簡単にクラッシュさせることができます。
パフォーマンス
当時としては先進的であったにもかかわらず、Pentium Pro のアウトオブオーダー レジスタ リネーミング アーキテクチャは、部分的なレジスタを使用するとパイプラインのフラッシュが頻繁に発生するため、16 ビットコードと混合コード ( 8 ビットと 16 ビット (8/16)、または 16 ビットと32 ビット(16/32)) の実行に問題がありました。 [8]部分的なレジスタの特定の使用は、P6 以前の Intel プロセッサではパフォーマンスの低下を招かなかったため、当時は一般的なパフォーマンス最適化でした。また、Pentium Pro がリリースされた当時の主流のオペレーティング システムは、16 ビットのDOSと、16 ビットと 32 ビットが混在するWindows 3.1xおよびWindows 95でした(後者は最低でも 32 ビットの80386 CPU を必要としますが、16 ビットのWindows USER ダイナミック リンク ライブラリ( user.exe )など、そのコードの多くはパフォーマンス上の理由から 16 ビットのままです)。これと Pentium Pro システムの高コストにより、当時の PC 購入者の間では売れ行きが芳しくなかった。Pentium Pro のP6 マイクロアーキテクチャをフルに活用するには、 Windows NT、Linux、Unix、OS/2などの完全な 32 ビット オペレーティング システムが必要である。レガシー コードのパフォーマンスの問題は、後に Intel によって Pentium II で部分的に緩和された。
RISCマイクロプロセッサと比較すると、Pentium Proは発表当時、SPECint95ベンチマークを実行したときの整数性能で最速のRISCマイクロプロセッサをわずかに上回ったが[9] : 2 、浮動小数点性能は大幅に低く、一部のRISCマイクロプロセッサの半分であった。[9] : 3 Pentium Proの整数性能のリードは急速に消え、1996年1月に最初にMIPS Technologies R10000に追い抜かれ、次にDigital Equipment CorporationのAlpha 21164の派生型であるEV56に追い抜かれた。[10]
レビュー担当者は、ビデオ メモリへの書き込みが非常に遅いことが P6 プラットフォームの弱点であるとすぐに指摘しました。VIDSPEED などのベンチマークでは、この場合のパフォーマンスは同一クロックの Pentium システムの 10% 程度にまで低下しました。これを回避する方法としては、Quakeなどのゲームで VESA 描画をビデオ メモリではなくシステム メモリに設定することなどが挙げられました。 [11]その後、FASTVID などのユーティリティが登場し、CPU の書き込み結合機能を有効にすることで、特定のゲームのパフォーマンスを 2 倍にできました。 [12] [13] メモリ タイプ範囲レジスタ(MTRR) は、1997 年以降、Windows ビデオ ドライバーによって自動的に設定され、それ以降、キャッシュ/メモリ サブシステムと FPU のパフォーマンスが向上したため、1990 年代中盤から後半に登場した 3D ゲームでは、特にWindows NT 4.0 を使用している場合に、クロックごとに Pentium を上回るようになりました。ただし、MMXが実装されていないため、それらの命令を使用するマルチメディア アプリケーションのパフォーマンスが低下します。
キャッシング
おそらくPentium Proの最も目立った追加機能は、オンパッケージL2キャッシュで、導入時の256KBから1997年には1MBまで拡張された。当時の製造技術では、大規模なL2キャッシュをプロセッサコアに統合することは現実的ではなかった。Intelは代わりにL2ダイをパッケージ内に別々に配置し、CPUコアと同じクロック速度で動作できるようにした。さらに、CPUとメインシステムバスを共有するほとんどのマザーボードベースのキャッシュ方式とは異なり、Pentium Proのキャッシュには独自のバックサイドバス（ Intelはデュアル独立バスと呼んでいる）があった。これにより、CPUはメインメモリとキャッシュを同時に読み取ることができ、従来のボトルネックを大幅に削減できた。[14]キャッシュは「非ブロッキング」でもあり、プロセッサは一度に複数のキャッシュ要求（最大4つ）を発行できるため、キャッシュミスのペナルティが軽減された。 (これは、MLP (メモリ レベル並列処理)の例です。) これらの特性を組み合わせることで、古いプロセッサのマザーボード ベースのキャッシュよりもはるかに高速な L2 キャッシュが実現しました。このキャッシュだけで、CPU は古いx86 CPU よりも入出力パフォーマンスで優位に立つことができました。マルチプロセッサ構成では、各 CPU が中央キャッシュを共有するアーキテクチャと比較して、Pentium Pro の統合キャッシュによってパフォーマンスが飛躍的に向上しました。
しかし、このはるかに高速な L2 キャッシュには、いくつかの問題がありました。Pentium Pro の「オンパッケージ キャッシュ」の配置は独特でした。プロセッサとキャッシュは同じパッケージ内の別のダイ上にあり、フルスピード バスで密接に接続されていました。2 つまたは 3 つのダイは、テストが可能になる前に、製造プロセスの早い段階で結合する必要がありました。つまり、どちらかのダイに 1 つの小さな欠陥があると、アセンブリ全体を廃棄する必要があり、これが Pentium Pro の生産歩留まりが比較的低く、コストが高い理由の 1 つでした。チップのすべてのバージョンは高価でしたが、1024 KB のものはプロセッサ ダイに加えて 2 つの 512 KB キャッシュ ダイが必要だったため、特に高価でした。
利用可能なモデル
Pentium Pro のクロック速度は 150、166、180、または 200 MHz で、外部バスクロックは 60 または 66 MHz でした。開発の初期段階では 133 MHz のプロトタイプ Pentium Pro が開発されましたが、リリースされることはありませんでした。一部のユーザーはPentium Pro チップをオーバークロックすることを選択し、200 MHz バージョンは 233 MHz で、180 MHz バージョンは 200 MHz で、150 MHz バージョンは 166 MHz で実行されることが多かったです。このチップは対称型マルチプロセッシング構成で人気があり、デュアルおよびクアッド SMP サーバーおよびワークステーション セットアップが一般的でした。
インテルは、電力消費と発熱の懸念から、オリジナルのPentium Proのモバイル版の提供を中止した。 [15]少なくとも1つのベンダーがPentium Proを搭載したポータブルコンピュータを販売した（Imperial Computerの6200TLP）。[16]
Intel の「ファミリー/モデル/ステッピング」スキームでは、Pentium Pro はファミリー 6、モデル 1 であり、Intel 製品コードは 80521 です。
製作
Pentium Pro プロセッサ ダイとその個別のキャッシュ メモリ ダイを製造するために使用されるプロセスが変更され、同じパッケージ内で使用されるプロセスの組み合わせが生まれました。
- 133MHz Pentium Proプロトタイププロセッサダイは0.6μm BiCMOSプロセスで製造された。[17] [18]
- 150MHzのPentium Proプロセッサダイは0.50μmのBiCMOSプロセスで製造された。[18] [9]
- 166、180、200MHzのPentium Proプロセッサダイは0.35μm BiCMOSプロセスで製造された。[18] [9]
- 256KBのL2キャッシュダイは0.50μm BiCMOSプロセスで製造された。[18] [9]
- 512KBおよび1024KBのL2キャッシュダイは0.35μm BiCMOSプロセスで製造された。[18] [9]
パッケージ
Pentium Pro (最大 512 KB キャッシュ) は、セラミック マルチチップ モジュール (MCM) にパッケージ化されています。MCM には、マイクロプロセッサ ダイとそれに付随するキャッシュ ダイが収まる 2 つの下側キャビティがあります。ダイはヒート スラグに接着されており、その露出した上部により、ダイからの熱がヒート シンクなどの冷却装置に直接伝達されます。ダイは、従来のワイヤ ボンディングを使用してパッケージに接続されます。キャビティはセラミック プレートで覆われています。
1 MB のキャッシュを搭載した Pentium Pro では、プラスチック製の MCM が使用されています。2 つのキャビティの代わりに 1 つのキャビティがあり、その中に 3 つのダイがヒート スラグの代わりにパッケージに接着されています。キャビティはエポキシで充填されています。
MCM には 387 個のピンがあり、そのうち約半分はピン グリッド アレイ (PGA) に配置され、残りの半分はインタースティシャル ピン グリッド アレイ (IPGA) に配置されています。パッケージはソケット 8用に設計されています。
アップグレードパス
1998 年、Socket 8 用の300/333 MHz Pentium II OverDriveプロセッサがリリースされました。Deschutes Pentium II Xeonで使用されているテクノロジの一部に基づいて、 MMX機能を備えた 2 つの L1 キャッシュと 512 KB のフルスピード L2 キャッシュを備え、Intel によって Pentium Pro システムの所有者向けのドロップイン アップグレード オプションとして製造されました。ただし、2 ウェイのグルーレス マルチプロセッシングのみをサポートし、4 ウェイ以上をサポートしなかったため、クアッドプロセッサ システムへのアップグレードには適していませんでした。これらの特別にパッケージ化された Pentium II OverDrive プロセッサは、 1999 年にASCI Redスーパーコンピュータのアップグレードにも使用されました。これにより、1996 年にデュアル Pentium Pro プロセッサで 1 テラフロップスの性能マークに到達した最初のコンピュータである ASCI Red スーパーコンピュータは、1999 年にデュアル Pentium II OverDrive プロセッサにアップグレードすることで、2 テラフロップスの性能マークを超えた最初のコンピュータになりました。ASCI Red は、2006 年に廃止されるまで、その寿命の残りの間、デュアル Pentium II OverDrive プロセッサを使用し続けました。
スロット 1マザーボードが普及するにつれ、 Tyan M2020、Asus C-P6S1、Tekram P6SL1、Abit KP6 などのいくつかのメーカーがスロットケット(またはスロケット) アダプターをリリースしました。これらのソケットにより、Pentium Pro プロセッサーをスロット 1 マザーボードで使用できるようになりました。ただし、これらのスロットケットをサポートするチップセットは少数であったため、広く普及することはありませんでした。Intel 440FXチップセットは Pentium Pro と Pentium II プロセッサーの両方を明示的にサポートしていましたが、Intel 440BX以降のスロット 1 チップセットは Pentium Pro を明示的にサポートしていませんでした。1990 年代後半に Intel がソケット 370 CeleronおよびPentium IIIプロセッサーを導入すると、スロットケットは最終的にソケット 370からスロット 1 へのアダプターの形で再び人気を博しました。これらの形式のスロットケットにより、特にデュアル プロセッサ マシンでは、コンピュータ ビルダーのコストが削減され、スロット 1 マザーボードは、当時利用可能なスロット 1 CPU を超えて CPU アップグレードを継続的に受け取ることができるようになりました。
コア仕様
ペンティアムプロ
- L1 キャッシュ: 8、8 KB (データ、命令)
- L2 キャッシュ: CPU 速度でクロックされるマルチチップ モジュールで 256、512 KB (1 つのダイ) または 1024 KB (2 つの 512 KB ダイ)
- ソケット:ソケット 8
- フロントサイドバス: 60 および 66 MHz
- VCore: 3.1～3.3 V
- 製造: 0.50 μmまたは0.35 BiCMOS [19]
- クロックレート: 150、166、180、200 MHz (一部のマザーボードでは 233 MHz に対応)
- 初版: 1995年11月
ペンティアム II オーバードライブ
- L1 キャッシュ: 16、16 KB (データ + 命令)
- L2キャッシュ: CPUモジュール上のCPU速度でクロックされる512 KBの外部チップ
- ソケット: ソケット 8
- 乗数: 5倍に固定
- フロントサイドバス: 60 および 66 MHz
- VCore: 3.1～3.3 V (オンボード電圧レギュレータ搭載)
- 製造: 0.25 μm
- クロックレート: Deschutes世代の Pentium IIに基づく
- 初公開: 1997年
- MMXテクノロジーをサポート
バスおよびマルチプロセッサ機能
Pentium ProはフロントサイドバスにGTL+シグナリングを採用した。 [21] Pentium Proは最大4ウェイ設計で単独で使用可能。8ウェイのPentium Proコンピュータも製造されたが、複数のバスを採用した。[22]
Pentium Proバスの設計は、Futurebus、Intel iAPX 432バス、およびIntel i960バスの要素の影響を受けています。 [23] Futurebusは、1970年代後半からMotorola 68000で使用されていたVMEbusを置き換える高度なバスとして意図されていましたが、紆余曲折を数えると、標準化委員会で10年以上停滞していました。[23] IntelのiAPX 432イニシアチブも商業的には失敗しましたが、その過程で、キャッシュレスマルチプロセッサシステムをサポートする分割トランザクションバスの構築方法を学びました。i960は、分割トランザクションiAPX 432バスをさらに開発してキャッシュコヒーレンシプロトコルを含め、元のFuturebusの野望を非常に彷彿とさせる機能セットになりました。[23]
i960 の主任設計者はスーパースケーラリティの専門家である Fred Pollack で、彼は Intel iAPX 432 の主任エンジニアでもあり、i686 チップである Pentium Pro の主任設計者でもありました。彼は間違いなくこの歴史のすべてに精通していました。Pentium Pro は、生産されるすべてのチップの必須機能として、4 ウェイ SMP 分割トランザクション キャッシュ コヒーレント バスを組み込むように設計されました。 [23]これは、競合他社がソケットにアクセスしてクローン プロセッサを生産することを阻止するのにも役立ちました。 [ 23 ]
Pentium Proは、Windows 95や他の多くの16ビットおよび16/32ビット混合オペレーティングシステムの16ビットサポートが不十分だったため、一般向けのマシンとしては成功しませんでしたが、高度な統合バス設計によりファイルサーバーの分野で大きな成功を収め、[23]以前は高価なワークステーションセグメントでのみ利用可能だった多くの高度な機能をコモディティ市場に導入しました。
Pentium Pro/第6世代の競合製品
参照
参考文献
- ^ Fisher, Lawrence M. (1995年11月2日). 「Intel Offers Its Pentium Pro For Work Station Market」 . The New York Times (New York ed.). p. D-2. eISSN 1553-8095. ISSN 0362-4331. 2009年8月4日時点のオリジナルよりアーカイブ。2022年12月28日閲覧。
Intel Corporation は本日、新しいマイクロプロセッサ Pentium Pro を発表しました。しかし、チップの性能は予想よりも高く、価格は低いものの、アナリストらは、その即時の影響は前身の Pentium に匹敵する可能性は低いと述べています。
- ^ “ASCI Red: Sandia National Laboratory”. TOP500 . nd 2023年1月7日時点のオリジナルよりアーカイブ。2023年1月7日閲覧。
IntelのASCI Redスーパーコンピュータは、1997年6月に1.068テラフロップス/秒のLinpackパフォーマンスで第9回TOP500リストで第1位を獲得した、初のテラフロップスコンピュータでした。[...] これは、メッシュベース（38 x 32 x 2）のMIMD超並列マシンで、当初は7,264の計算ノード、合計1,212ギガバイトの分散メモリ、12.5テラバイトのディスクストレージで構成されていました。このマシンの最初の化身は、それぞれ200MHzのクロックのIntel Pentium Proプロセッサを使用していました。これらは後にPentium II OverDriveプロセッサにアップグレードされました。システムは、それぞれ 333 MHz のクロック速度を持つ合計 9,632 個の Pentium II Over-Drive プロセッサにアップグレードされました。
- ^ Brey, Barry B. (2003). 「マイクロプロセッサとコンピュータ入門」 . Intel マイクロプロセッサ 8086/8088、80186、80286、80386、80486: アーキテクチャ、プログラミング、およびインターフェイス(第 6 版 (国際版)) . Pearson Education . p. 12. ISBN 978-0130487209. LCCN 93021801. OCLC 224097450. OL 1412841M . 2022年12月15日閲覧。
- ^ Dvorak, John C. (2006年11月25日). 「Intelの夢のチップ、iAPX432に何が起こったのか?」Dvorak Uncensored . 2008年12月13日時点のオリジナルよりアーカイブ。2022年12月28日閲覧。
このチップには多くの部品が関わっていたが、今日のPentium Proは2つのチップとその他の必要なサポートチップも含まれている。 興味深いことに、432の主任エンジニアはスーパースターデザイナーのフレッド・ポラックで、彼はPentium Proの主任設計者となった。
- ^ スティラー、アンドレアス;ポール、マティアス R. (1996 年 5 月 12 日)。「トレンドとニュース | プロツェソルジフラスター」 [トレンドとニュース | プロツェソルジフラスター]プロセッサささやき]。だめ |雑誌 fürcomputertechnik (ドイツ語)。ハインツ・ハイセ。ISSN 0724-8679。OCLC 314471122。2022 年 12 月 28 日のオリジナルからアーカイブ。2022 年12 月 28 日に取得。
PPro のマイクロコードは、ボード BIOS のファンクションが割り込み 15 時間で更新されます (割り込みリストの更新には含まれません)。パッチを取得したり、問題を解決したりすることができます。マスクのバージョン (CPU とキャッシュ用) で PPro を実行し、マイクロコードのバージョンと BIOS の更新バージョンを確認します (200 MHz の P6S の更新バージョンを確認します) Kennung SY013: CPU ステップ A0、キャッシュ ステップ B1、BIOS: sA0C05)。
[どうやら PPro にはロード可能なマイクロコードがあり、ボード BIOS は読み取りとロードのための割り込み 15h で 2 つの機能を提供します (詳細については、割り込みリストの次の更新で説明します)。これはパッチ用ですが、まだ想像もできない可能性が残っているかもしれません。したがって、将来的には、PProは2つのマスクバージョン（CPUとキャッシュ用）だけでなく、更新バージョンも処理する必要があります。マイクロコード BIOS (例: 現在の 200 MHz の「P6S」、識別子 SY013: CPU ステップ A0、キャッシュ ステップ B1、BIOS: sA0C05)。 - ^ ab 「Intel Architecture Optimization Manual」（PDF）。1997年、p. 2-8。2007年1月21日時点のオリジナル（PDF）からアーカイブ。
- ^ Stokes, Jon (2006年4月5日). 「Into the Core: Intelの次世代マイクロアーキテクチャ」. Tech. Ars Technica . OCLC 52157687. 2022年12月18日時点のオリジナルよりアーカイブ。 2022年12月28日閲覧。
Pentium ProからPentium MまでのP6系譜 [...] P6ラインの最も特徴的な機能の1つは、その発行ポート構造です。 (Intelはこれを「ディスパッチポート」と呼んでいますが、私の他の研究との一貫性を保つため、Intelとは異なる意味で「ディスパッチ」と「発行」という用語を使用します。) Coreは実行コアで同様の構造を使用していますが、Coreの発行ポートとRSの組み合わせとP6のそれとの間には大きな違いがいくつかあります。
- ^ 「部分レジスタ ストール警告」。VTuneパフォーマンス アナライザーのオンライン ヘルプ。2017 年 8 月 30 日時点のオリジナルよりアーカイブ。
- ^ abcdef Slater, Michael (1995年11月13日). 「Intel、Pentium Proを200MHzにブースト」(PDF) . Microprocessor Report . MicroDesign Resources. 第9巻、第15号。 2021年12月2日時点のオリジナルよりアーカイブ(PDF) . 2022年12月28日閲覧– Ardent Tool of Capitalism (ardent-tool.com) 経由。
整数がリード、FPがRISCチップに遅れ
- ^ Gwennap, Linley (1996 年 7 月 8 日)。「Digital の 21164 が 500 MHz に到達」。マイクロプロセッサ レポート。
- ^ “Quake/TECHINFO.TXT at master · id-Software/Quake”. GitHub . 2022年11月25日. 2017年6月10日時点のオリジナルよりアーカイブ。 2019年2月10日閲覧。
- ^ 「Quake 技術情報ファイル」。[リンク切れ]
- ^ 「MDGx Complete UMBPCI.SYS Guide」。MDGx MAX Speed WinDOwS Tricks + Secrets。高速ビデオ。2023年1月7日時点のオリジナルよりアーカイブ。 2023年1月7日閲覧。
- ^ 「Accelerated Graphics Port」。Next Generation。第37号。Imagine Media。1998年1月。94～96ページ。
- ^ April, Carolyn A. (1996年12月16日). 「Intel、Pentium Proノートブックドライブの発売を延期」InfoWorld . 18 (51). IDG Publications: 14. 2023年6月2日時点のオリジナルよりアーカイブ。 2023年6月2日閲覧– Google Books経由。
- ^ O'Brien, Bill (1996 年 11 月)。「Pentium Pro は持ち運び用に構築されています」。Computer Shopper 16 (11)。SX2 Media Labs: 420 – Gale 経由。
- ^ Papworth, David B. (1996 年 4 月)。「Pentium Pro マイクロアーキテクチャのチューニング」IEEE Micro、pp. 14–15。
- ^ abcde 「Intel Pentium Pro プロセッサ - ファクトシート」。Intel。2013年12月7日時点のオリジナルよりアーカイブ。
- ^ sandpile.org アーカイブ 1999 年 9 月 1 日、archive.today - IA-32 実装 - Intel P6
- ^ Schnurer, Georg. 「Next Exit: Mendocino」。2006年2月19日時点のオリジナルよりアーカイブ。2009年4月24日閲覧。
- ^ Shanley, Tom (1998). Pentium Pro および Pentium II システムアーキテクチャ。Addison -Wesley Professional。p . 199。ISBN 978-0-201-30973-7。
- ^ Guruge, Anura (2000 年 5 月 17 日)。Web からホストへの接続。CRC Press。p . 405。ISBN 978-0-203-99747-5。
- ^ abcdef Hardenberg, Hal W. (1997年6月1日). 「Back to the Futurebus」. drdobbs.com . Dr. Dobb's Journal . 2021年1月28日時点のオリジナルよりアーカイブ。 2020年9月19日閲覧。
外部リンク
- バックサイドバス、searchstorage.techtarget.com
- Intel Pentium Pro の画像と説明、cpu-collection.de
- CPU-INFO: Intel Pentium Pro、詳細なプロセッサの歴史、web.archive.org