Loading article…
 C7-M 795 2.0GHz | |
| 一般情報 | |
|---|---|
| 発売 | 2005年5月 |
| 共通メーカー |
|
| パフォーマンス | |
| 最大CPU クロックレート | 1.0GHz～2.0GHz |
| FSB速度 | 400 MT/秒から800 MT/秒 |
| キャッシュ | |
| L1キャッシュ | 64 KiB 命令 + 64 KiB データ |
| L2キャッシュ | 128 KiB 32 ウェイ排他 |
| アーキテクチャと分類 | |
| テクノロジーノード | 90nm |
| 命令セット | x86-16、IA-32 |
| 拡張機能 | |
| 物理的仕様 | |
| コア |
|
| ソケット |
|
| 製品、モデル、バリエーション | |
| コア名 |
|
| 歴史 | |
| 前任者 | C3経由 |
| 後継 | VIAナノ |
VIA C7 は、Centaur Technologyによって設計され、VIA Technologiesによって販売されているx86 中央処理装置です。
製品履歴
C7 は、旧VIA C3コアに多くの改良が加えられていますが、最新の VIA C3 Nehemiah コアとほぼ同じです。C7 は 2005 年 5 月に正式に発売されましたが、市場レポートによると、その時点ではフル量産には至っていませんでした。2006 年 5 月に Intelと VIA のクロスライセンス契約が期限切れとなり、更新されなかったため、VIA はSocket 370の権利を失い、2006 年 3 月 31 日に C3 の出荷が強制終了されました。
独自のPico-ITXフォーム ファクタに基づくVIA 独自の PX10000Gマザーボードには、128kB のキャッシュ メモリを備えた 1GHz C7 プロセッサが使用されています。チップは、ボードの大部分を覆う大型のヒートシンクと小型の 40mm ファンによって冷却されます。
2008 年 4 月初旬、学校向けの超ポータブルHP 2133 Mini-Note PCファミリーが、完全に VIA ベースの 1.0、1.2、1.6 GHz C7-M プロセッサ ポートフォリオでデビューしました。最低速度モデルは、500 ドル未満の価格でSSDベースの 4GB Linuxディストリビューションを実行するように最適化されています。一方、中間層にはWindows XPが搭載され、最上位モデルには工場出荷時のWindows Vista Businessが搭載されています。HP は、既に固定されている 499 ドルの開始価格を満たすために、シングル コアの VIA C7-M CPU を選択しましたが、Intel の競合 Atom プロセッサ ラインは 2008 年 4 月 2 日にデビューしました。
C7 は主に 5 つのバージョンで販売されています。
- C7 : デスクトップ/ラップトップ用 (1.5-2.0 GHz) - FCPGA Pentium-M パッケージ、400、533、800 MHz FSB
- C7-M : モバイル/組み込み向け (1.5-2.0 GHz) - Nano BGA 2、21mm × 21mm、400、800 MHz FSB
- C7-M 超低電圧: モバイル/組み込み向け (1.0-1.6 GHz) - NanoBGA2、21mm × 21mm、400、800 MHz FSB
- C7-D : オリジナルのC7に似ているが、RoHS準拠[1]で「カーボンフリープロセッサ」として販売されている。一部のバリアントはPowerSaverをサポートしていない[要出典]
- Eden : 一部のVIA Eden CPU は、低消費電力、パッケージ サイズ、および 400 MHz という低いクロック レートを備えた C7 コアをベースにしています。
CPUコア
エスター
Esther (C5J)は、 VIA C3ラインナップ の Nehemiah+ (C5P) コアの次の進化段階です。
このコアの新機能は次のとおりです:
- 平均消費電力は1ワット未満です。
- 2GHz動作、TDP20ワット。
- L2 キャッシュは 64k から 128k に増加し、連想性は C3 の 16 ウェイ セット アソシエティブから C7 の 32 ウェイ セット アソシエティブに増加しました。
- VIAは[2] C7バスは物理的にはPentium-M 479ピンパッケージに基づいているが、法的侵害を回避するためにIntelのAGTL+ Quad Pumped Busではなく独自のVIA V4バスを電気信号に使用していると述べています。
- 「Twin Turbo」テクノロジーは、 1 つのPLLが高速クロック速度に設定され、もう 1 つの PLL が低速に設定されたデュアル PLL で構成されます。これにより、プロセッサのクロック周波数を 1 回のプロセッサ サイクルで調整できます。スイッチング レイテンシが低いということは、より積極的な調整を使用できることを意味します。
- SSE2およびSSE3拡張命令のサポート。
- PAEモードのNX ビットは、バッファ オーバーフローソフトウェア バグがウイルスや攻撃者に悪用されるのを防ぎます。
- SHA-1およびSHA-256ハッシュのハードウェア サポート。
- 公開鍵暗号化用に最大 32K のキー サイズをサポートするハードウェア ベースの「モンゴメリ乗算器」 。
デザインの選択
- C7 Esther は C3 Nehemiah の後の進化段階であり、VIA / Centaur は制約されたトランジスタ / 電力予算とパフォーマンスのバランスをとるという従来のアプローチを採用しました。
- C3 シリーズ チップの設計哲学の要は、効率的な「フロントエンド」、つまりプリフェッチ、キャッシュ、分岐予測メカニズムによってサポートされている場合、比較的単純なインオーダー スカラー コアでも、複雑なスーパースカラー アウトオブオーダー コアに対して妥当なパフォーマンスを提供できるという点です。
- C7の場合、設計チームはチップの（フロントエンド）のさらなる合理化、つまりキャッシュサイズ、連想性、スループット、プリフェッチシステムに重点を置いています。[3] 同時に、チップの実行コア（バックエンド）には大きな変更はありません。
- C7 はクロック速度が熱的に制約されないため、AMD / Intel チップとのパフォーマンスの差をさらに縮めることに成功しました。[引用が必要]
参照
参考文献
- ^ 「グリーンコンピューティングとROHSに関するFAQ - VIA Technologies, Inc」VIA Connect 2007-11-21。2007-11-21時点のオリジナルよりアーカイブ。2024-08-04に取得。
- ^ Shilov, Anton. 「VIA が Intel Pentium M バスのライセンスを拒否」。X-bit labs。2007 年 5 月 13 日時点のオリジナルよりアーカイブ。2007年 4 月 23 日閲覧。
- ^ 「RightMark Memory Analyzer による詳細なプラットフォーム分析。パート 12: VIA C7/C7-M プロセッサ」。Pricenfees.com。2007年 3 月 12 日閲覧。
さらに読む
- Henry, G Glenn ; Centaur Technology ; Naivar, Gem (2006 年 1 月 30 日)。「Random Stuff」。安全性の高い x86 プロセッサの作成方法。UT-Austin コンピュータ アーキテクチャ セミナー シリーズ。テキサス大学オースティン校。
外部リンク
- Smith, Van (2006-03-10). 「VIA C7-M の内部を覗いてみよう」VIA Arena。2014-02-21 にオリジナルからアーカイブ。
- VIA C7 プロセッサ搭載 EPIA EN15000 のレビュー 2007-04-08 にWayback Machineでアーカイブ
- VIA C7 プロセッサ
- VIA C7-M プロセッサ
- RightMark Memory Analyzer による詳細なプラットフォーム分析。パート 12: VIA C7/C7-M プロセッサ (英語に翻訳)
- http://www.cpushack.com/VIA.html
- https://www.pricenfees.com/digit-life-archives/via-cyrix-iii-samuel-2-600-667-mhz
- https://web.archive.org/web/20060615180950/http://www.sandpile.org/impl/c5xl.htm