プログラムカウンター

プログラムカウンタ（PC）^{[ 1 ]}は、プロセッサによってコンピュータプログラムがどこで実行されているかを格納するレジスタです。^{[ 2 ]}また、 Intel x86およびItaniumマイクロプロセッサでは、命令ポインタ（IP）とも呼ばれ、命令アドレスレジスタ（IAR）^{[ 3 ] [ 1 ]}、命令カウンタ^{[ 4 ]}、または単に命令シーケンサの一部^{[ 5 ]}と呼ばれることもあります。

通常、PC には命令のメモリ アドレスが格納されます。さらに、通常は命令のフェッチ後にインクリメントされ、したがって次に実行される命令を指します。 ^{[ 6 ]}フェッチ前にインクリメントするプロセッサの場合、PC は実行中の命令を指します。一部のプロセッサでは、PC は現在の命令からある程度離れた位置を指します。たとえば、ARM7では、プログラマから見える PC の値は命令のプリフェッチを反映しており、ARM ステートでは現在の命令のアドレスに 8 を加えた値、Thumb ステートでは 4 を加えた値として読み取られます。^{[ 7 ]}最新のプロセッサでは、命令レベルの並列性とアウトオブオーダー実行により、プログラム内での実行位置が複雑になります。

デフォルトでは、プロセッサはメモリから命令を順次フェッチしますが、制御転送命令はPCに値を書き込むことで順序を変更します。分岐命令は、メモリ内の別の場所から次の命令をフェッチできるようにします。関数呼び出しは分岐するだけでなく、PCの値を保存します。戻り命令は、保存された値に分岐することでPCの値を復元し、呼び出しの次の命令から実行を再開します。何らかの条件の真偽に応じて実行される転送命令は、コンピュータが異なる状況下で異なる順序で実行できるようにします。

単純な中央処理装置(CPU) では、PC はデジタルカウンタ(「プログラムカウンタ」という用語の由来) であり、複数のハードウェアレジスタのいずれかになります。命令サイクル^{[ 8 ]}はフェッチから始まります。フェッチでは、CPU は PC の値をアドレスバスに配置してメモリに送信します。メモリは、そのメモリ位置の内容をデータバスに送信することで応答します。(これは、単一のメモリ空間に実行可能な命令と通常のデータの両方が含まれるストアードプログラム方式のコンピュータモデルです。 ^{[ 9 ]} ) フェッチの後、CPU は実行に進み、取得したメモリの内容に基づいて何らかの処理を実行します。このサイクルのどこかの時点で、PC が変更され、次に実行される命令が別の命令になります (通常は、現在の命令の最後のメモリ位置の直後のメモリ アドレスから始まる命令が次の命令になるようにインクリメントされます)。

他のプロセッサレジスタと同様に、PCはバイナリラッチのバンクであり、各ラッチはPCの値の1ビットを表します。^{[ 10 ]}ビット数（PCの幅）はプロセッサアーキテクチャに関係します。たとえば、「32ビット」CPUは、2³²^ユニットのメモリをアドレス指定できるように32ビットを使用する場合があります。一部のプロセッサでは、プログラムカウンタの幅はアドレス指定可能なメモリに依存します。たとえば、一部のAVRマイクロコントローラは、 12ビット後にラップアラウンドするPCを備えています。^{[ 11 ]}

PCがバイナリカウンタの場合、COUNT UP入力にパルスが印加されるとインクリメントされる場合もあれば、CPUが別の値を計算してLOAD入力にパルスを印加することでPCにロードされる場合もある。^{[ 12 ]}

現在の命令を識別するために、プログラムカウンタ（PC）は、セグメントまたはページを識別する他のレジスタと組み合わせることができます。このアプローチでは、対象となるメモリユニットのほとんどが現在の近傍にあると仮定することで、より少ないビット数のPCを実現できます。

通常インクリメントする PC の使用は、コンピュータが通常線形の命令シーケンスを実行することを前提としています。このような PC はフォン ノイマン アーキテクチャの中心です。そのため、プログラマは、逐次である必要のないアルゴリズムであっても、逐次的な制御フローを記述します。結果として生じる「フォン ノイマン ボトルネック」は、並列コンピューティングの研究につながり、^{[ 13 ]} PC を使用しない非フォン ノイマンまたはデータフロー モデルも含まれます。たとえば、逐次的なステップを指定する代わりに、高レベル プログラマは目的の機能を指定し、低レベル プログラマは組み合わせ論理を使用してこれを指定する可能性があります。

この研究は、従来のPC用CPUを高速化する方法にもつながり、以下のような成果が得られた。

• パイプライン処理とは、CPU内の異なるハードウェアが複数の命令の異なるフェーズを同時に実行する処理方法である。
• 超長命令語（VLIW）アーキテクチャでは、単一の命令で複数の効果を実現できます。
• 命令の順序が乱れることを予測し、通常の順序外で実行される後続命令を準備する技術。

現代の高級プログラミング言語は依然として逐次実行モデルに従っており、実際、プログラミングエラーを特定する一般的な方法は、プログラマーの指がPCのように実行ポイントを特定する「プロシージャ実行」です。高級言語は基本的に仮想マシンの機械語であり、^{[ 14 ]}ハードウェアとして構築するには複雑すぎるため、ソフトウェアによってエミュレートまたは解釈されます。

しかし、新しいプログラミングモデルは、逐次実行プログラミングの枠を超えています。

• マルチスレッドプログラムを作成する場合、プログラマは各スレッドを命令のシーケンスとして記述することができ、他のスレッドの命令に対する各命令のタイミングを指定する必要はありません。
• イベント駆動型プログラミングでは、プログラマはプログラム全体の実行順序を指定することなく、イベントに応答するための命令のシーケンスを記述することができます。
• データフロープログラミングでは、プログラマは計算パイプラインの各セクションを、他のセクションとの相対的なタイミングを指定することなく記述することができます。

• 分岐予測– デジタル回路 リダイレクト先の簡単な説明を表示するページ 
• 命令キャッシュ– 中央処理装置のハードウェアキャッシュリダイレクト先の簡単な説明を表示するページ 
• 命令サイクル– コンピュータにおける基本的な命令サイクル 
• 命令ユニット– コンピュータコンポーネント 
• 命令パイプライン– 命令レベルの並列性を向上させる方法リダイレクト先の簡単な説明を表示するページ 
• 命令レジスタ– CPU制御ユニット内のレジスタで、現在実行中の命令を保持する。 
• 命令スケジューリング– コンパイラ最適化手法 
• プログラムステータスワード– コンピュータプロセッサ要素