ARM Cortex-M

ARM Cortex-Mは、 ARM Limitedがライセンス供与する 32 ビット RISC ARMプロセッサコアのグループです。これらのコアは、低コストでエネルギー効率の高い集積回路向けに最適化されており、数百億個の民生機器に組み込まれています。^[¹^]マイクロコントローラチップの主要コンポーネントであることがほとんどですが、他のタイプのチップに組み込まれることもあります。Cortex-M ファミリーは、Cortex-M0、^[²^] Cortex-M0+、^[³^] Cortex-M1、^[⁴^] Cortex-M3、^[⁵^] Cortex-M4、^[⁶^] Cortex-M7、^[⁷^] Cortex-M23、^[⁸^] Cortex-M33、^[⁹^] Cortex- M35P、^[¹⁰^] Cortex-M52、^[¹¹^] Cortex-M55、^[¹²^] Cortex-M85 で構成されています。^[¹³^] Cortex-M4 / M7 / M33 / M35P / M52 / M55 / M85 コアには浮動小数点ユニット ( FPU) オプションが用意されており、シリコンに組み込まれている場合、これらのコアは「Cortex-MxF」と呼ばれることがあります。ここで「x」はコアのバリアントです。

概要

ARM Cortex-Mファミリーは、マイクロコントローラ、ASIC、ASSP、FPGA、およびSoCでの使用を想定して設計されたARMマイクロプロセッサコアです。Cortex-Mコアは、専用のマイクロコントローラチップとして一般的に使用されていますが、電源管理コントローラ、I/Oコントローラ、システムコントローラ、タッチスクリーンコントローラ、スマートバッテリーコントローラ、センサーコントローラとしてSoCチップ内部に「隠されて」使用されることもあります。

Cortex-Aコアとの主な違いは、Cortex-Mコアには仮想メモリ用のメモリ管理ユニット（MMU）がないことです。MMUは「本格的な」オペレーティングシステムにとって不可欠な機能と考えられています。Cortex-Mプログラムは、ベアメタル上で実行されるか、 Cortex-Mをサポートする多数のリアルタイムオペレーティングシステムのいずれか上で実行されます。

かつては8ビットマイクロコントローラが非常に人気でしたが、低価格帯のCortex-Mチップの価格が下がるにつれて、Cortex-Mが徐々に8ビット市場を席巻してきました。Cortex-Mは、32ビット演算の恩恵を受けるアプリケーションにおいて8ビットチップの代替として人気を集めており、ARM7やARM9といった旧世代のARMコアの代替としても広く利用されています。

特に、ほとんどのSDカードやフラッシュドライブに内蔵されているウェアレベリングコントローラは、（8ビット）8051マイクロコントローラまたはARM CPUです。^{[ 14 ]}

ライセンス

ARM Limitedは、自社設計に基づくCPUデバイスの製造や販売は行わず、プロセッサアーキテクチャを希望する企業にライセンス供与しています。ARMは、費用と成果物が異なる様々なライセンス条件を提供しています。すべてのライセンス取得者に対し、ARMコアの統合可能なハードウェア記述、完全なソフトウェア開発ツールセット、およびARM CPUを搭載した製造済みシリコンの販売権を提供します。

シリコンカスタマイズ

集積回路メーカー（IDM）は、ARMプロセッサIPを合成可能な RTL（Verilogで記述）として受け取ります。この形式により、アーキテクチャレベルの最適化と拡張が可能になります。これにより、メーカーはクロック速度の向上、消費電力の超低、命令セットの拡張（浮動小数点演算を含む）、サイズ最適化、デバッグサポートなど、独自の設計目標を達成できます。特定のARM CPUチップにどのコンポーネントが含まれているかを確認するには、メーカーのデータシートおよび関連ドキュメントを参照してください。

Cortex-Mコアのシリコンオプションには、以下のようなものがあります。

SysTick タイマー: プロセッサとネストされたベクタ割り込みコントローラ (NVIC) の両方の機能を拡張する 24 ビットシステムタイマーです。存在する場合、追加の構成可能な優先度 SysTick 割り込みも提供します。^{[ 15 ]}^{[ 16 ]}^{[ 17 ]} SysTick タイマーは M0/M0+/M1/M23 ではオプションですが、これがない Cortex-M マイクロコントローラを見つけることは非常にまれです。Cortex-M33/M35P/M52/M55/M85 マイクロコントローラにセキュリティ拡張オプションがある場合、オプションで 2 つの SysTick (1 つのセキュア、1 つの非セキュア) を持つことができます。
ビットバンド: メモリの完全なワードをビットバンド領域の 1 ビットにマッピングします。たとえば、エイリアスワードに書き込むと、ビットバンド領域の対応するビットがセットまたはクリアされます。これにより、ビットバンド領域の個々のビットは、ワード境界に揃ったアドレスから直接アクセスできるようになります。特に、個々のビットは、読み取り - 変更 - 書き込みの命令シーケンスを実行することなく、C/C++ からセット、クリア、またはトグルできます。^{[ 15 ]}^{[ 16 ]}^{[ 17 ]} ビットバンドはオプションですが、ビットバンドのない Cortex-M3 および Cortex-M4 マイクロコントローラはあまり一般的ではありません。一部の Cortex-M0 および Cortex-M0+ マイクロコントローラにはビットバンドがあります。
メモリ保護ユニット (MPU): 特権とアクセス規則を適用することでメモリ領域を保護するサポートを提供します。最大 16 つの異なる領域をサポートし、それぞれがさらに同じサイズのサブ領域に分割できます。^{[ 15 ]}^{[ 16 ]}^{[ 17 ]}
タイトリーカップリングメモリ (TCM):コールスタック、RTOS 制御構造、割り込みデータ構造、割り込みハンドラコード、および速度が重要なコードを保持するために使用できる、低遅延 (待機状態ゼロ) SRAM。CPU キャッシュを除けば、TCM は ARM Cortex-M マイクロコントローラで最速のメモリです。TCM はキャッシュされず、プロセッサやキャッシュと同じ速度でアクセスできないため、概念的には「アドレス指定可能なキャッシュ」と表現できます。ハーバードアーキテクチャのプロセッサが両方から同時に読み取れるように、ITCM (命令 TCM) と DTCM (データ TCM) があります。DTCM には命令を含めることはできませんが、ITCM にはデータを含めることができます。TCM はプロセッサコアに密接に接続されているため、一部の実装ではDMAエンジンが TCM にアクセスできない場合があります。

注：ほとんどのCortex-M3およびM4チップにはビットバンドとMPUが搭載されています。ビットバンドオプションは、Cortex-Mシステム設計キットを使用してM0/M0+に追加できます。^{[ 29 ]}
注：ソフトウェアは、各機能を使用する前に、その存在を検証する必要があります。^{[ 17 ]}
注：Cortex-M35Pの技術リファレンスマニュアルが発行されるまでは、公開されている情報は限られています。

その他のシリコンオプション: ^{[ 15 ]}^{[ 16 ]}

データエンディアン：リトルエンディアンまたはビッグエンディアン。従来のARMコアとは異なり、Cortex-Mはこれらの選択肢のいずれかにシリコン上で固定されています。
割り込み: 1～32 (M0/M0+/M1)、1～240 (M3/M4/M7/M23)、1～480 (M33/M35P/M52/M55/M85)。
ウェイクアップ割り込みコントローラ：オプション。
ベクターテーブルオフセットレジスタ：オプション。（M0では使用できません）。
命令フェッチ幅：16ビットのみ、または大部分は32ビット。
ユーザー/権限サポート：オプション。
すべてのレジスタをリセットする：オプション。
シングルサイクルI/Oポート：オプション。（M0+/M23）
デバッグアクセスポート（DAP）：なし、SWD、JTAGおよびSWD。（すべてのCortex-Mコアでオプション）
デバッグサポートの停止：オプション。
ウォッチポイント比較器の数：0～2（M0/M0+/M1）、0～4（M3/M4/M7/M23/M33/M35P/M52/M55/M85）。
ブレークポイント比較器の数：0～4（M0/M0+/M1/M23）、0～8（M3/M4/M7/M33/M35P/M52/M55/M85）。

命令セット

Cortex-M0 / M0+ / M1 はARMv6-Mアーキテクチャを実装し、^{[ 15 ]} Cortex-M3 はARMv7-Mアーキテクチャを実装し、^{[ 16 ]} Cortex-M4 / Cortex-M7 はARMv7E-Mアーキテクチャを実装し、^{[ 16 ]} Cortex-M23 / M33 / M35P はARMv8-Mアーキテクチャを実装し、^{[ 31 ]} Cortex-M52 / M55 / M85 はARMv8.1-Mアーキテクチャを実装します。^{[ 31 ]}これらのアーキテクチャは、ARMv6-M から ARMv7-M、ARMv7E-M までバイナリ命令の上位互換性があります。Cortex-M0 / Cortex-M0+ / Cortex-M1 で使用可能なバイナリ命令は、Cortex-M3 / Cortex-M4 / Cortex-M7 で変更せずに実行できます。 Cortex-M3 で使用可能なバイナリ命令は、Cortex-M4 / Cortex-M7 / Cortex-M33 / Cortex-M35P で変更なしで実行できます。^{[ 15 ]}^{[ 16 ]} Cortex-M アーキテクチャでは Thumb-1 および Thumb-2 命令セットのみがサポートされており、従来の 32 ビット ARM 命令セットはサポートされていません。

Cortex-Mコアはすべて、共通の命令セットを実装しており、その命令セットは、ほとんどのThumb-1命令と一部のThumb-2命令、そして32ビット乗算演算命令から構成されています。Cortex-M0 / Cortex-M0+ / Cortex-M1 / Cortex-M23は、最小のシリコンダイを実現するために設計されたため、Cortex-Mファミリーの中で最も少ない命令数となっています。

Cortex-M0 / M0+ / M1 には、ARMv7-M アーキテクチャで追加された新しい命令 (CBZ、CBNZ、IT) を除く Thumb-1 命令が含まれています。Cortex-M0 / M0+ / M1 には、Thumb-2 命令の小さなサブセット (BL、DMB、DSB、ISB、MRS、MSR) が含まれています。^{[ 15 ]} Cortex-M3 / M4 / M7 / M33 / M35P には、すべての基本 Thumb-1 および Thumb-2 命令があります。Cortex-M3 には、3 つの Thumb-1 命令、すべての Thumb-2 命令、ハードウェア整数除算、および飽和算術命令が追加されています。Cortex-M4 には、 DSP命令とオプションの単精度浮動小数点ユニット(VFPv4-SP) が追加されています。Cortex-M7 には、オプションの倍精度 FPU (VFPv5) が追加されています。^{[ 23 ]}^{[ 16 ]} Cortex-M23 / M33 / M35P / M52 / M55 / M85 にはTrustZone命令が追加されています。

注：割り込みレイテンシのサイクル数は、1) スタックがゼロウェイトステートの RAM に配置されていること、2) 他の割り込み関数が現在実行されていないこと、3) セキュリティ拡張オプションが存在しないこと（追加のサイクルが発生するため）を前提としています。ハーバードコンピュータアーキテクチャを採用した Cortex-M コアは、フォンノイマンコンピュータアーキテクチャを採用した Cortex-M コアよりも割り込みレイテンシが短くなっています。
注：Cortex-Mシリーズには、スリープモード用の3つの新しい16ビットThumb-1命令（SEV、WFE、WFI）が含まれています。
注: Cortex-M0 / M0+ / M1 には、これらの 16 ビットThumb-1命令 (CBZ、CBNZ、IT) は含まれていません。^{[ 15 ]}^{[ 16 ]}
注: Cortex-M0 / M0+ / M1 には、BL、DMB、DSB、ISB、MRS、MSR の32 ビットThumb-2命令のみが含まれています。 ^{[ 15 ]}^{[ 16 ]}
注: Cortex-M0 / M0+ / M1 / M23 には、下位 32 ビットの結果 (32ビット × 32ビット = 下位 32ビット) を持つ 32 ビット乗算命令しかありませんが、Cortex-M3 / M4 / M7 / M33 / M35P には、64 ビットの結果 (32ビット × 32ビット = 64ビット) を持つ追加の 32 ビット乗算命令が含まれています。Cortex-M4 / M7 (オプションで M33 / M35P) には、(16ビット × 16ビット = 32ビット)、(32ビット × 16ビット = 上位 32ビット)、(32ビット × 32ビット = 上位 32ビット) 乗算用の DSP 命令が含まれています。 ^[¹⁵^]^[¹⁶^]
注：乗算および除算命令の実行に必要なサイクル数は、ARM Cortex-Mコアの設計によって異なります。一部のコアには、高速または小型（低速）を選択できるシリコンオプションが用意されているため、シリコン使用量を削減できる反面、サイクル数が多くなるというデメリットがあります。除算命令または低速反復乗算命令の実行中に割り込みが発生すると、プロセッサは命令の実行を中断し、割り込みが復旧した後に再開します。
- 乗算命令「32ビット結果」– Cortex-M0/M0+/M23は1サイクルまたは32サイクルのシリコンオプション、Cortex-M1は3サイクルまたは33サイクルのシリコンオプション、Cortex-M3/M4/M7/M33/M35Pは1サイクルです。
- 乗算命令「64ビット結果」– Cortex-M3では3～5サイクル（値によって異なる）、Cortex-M4/M7/M33/M35Pでは1サイクルです。
- 分割命令– Cortex-M3/M4 は 2～12 サイクル (値によって異なる)、Cortex-M7 は 3～20 サイクル (値によって異なる)、Cortex-M23 は 17 または 34 サイクルのオプション、Cortex-M33 は 2～11 サイクル (値によって異なる)、Cortex-M35P は未定です。
注: Cortex-M コアには、さまざまな種類の浮動小数点演算ユニット ( FPU )のシリコンオプションがあります。Cortex-M55 / M85 には半精度( HP )のオプションがあり、Cortex-M4 / M7 / M33 / M35P / M52 / M55 / M85 には単精度( SP )のオプションがあり、Cortex-M7 / M52 / M55 / M85 には倍精度( DP )のオプションがあります。FPU が含まれている場合、コアは「Cortex-MxF」と呼ばれることがあり、ここで「x」は Cortex-M4 Fなどのコアのバリアントです。^{[ 15 ]}^{[ 16 ]}

注：MOVWは、32ビットの「ワイド」MOV命令を意味する別名です。
注：BWは長距離無条件分岐です（エンコーディング、動作、範囲はBLと似ていますが、LRレジスタの設定は除きます）。
注：Cortex-M1の場合、WFE / WFI / SEV命令は存在しますが、NOP命令として実行されます。
注：半精度（HP）FPU命令は、シリコンにHP FPUオプションが存在する場合にのみ、Cortex-M52 / M55 / M85で有効です。
注：単精度（SP）FPU命令は、シリコンにSP FPUオプションが存在する場合にのみ、Cortex-M4 / M7 / M33 / M35P / M52 / M55 / M85で有効です。
注：倍精度（DP）FPU命令は、シリコンにDP FPUオプションが存在する場合にのみ、Cortex-M7 / M52 / M55 / M85で有効です。

非推奨

ARM Cortex-M シリーズの ARM アーキテクチャでは、古いレガシーコアからいくつかの機能が削除されました。^{[ 15 ]}^{[ 16 ]}

Cortex-Mコアには、32ビットARM命令セットは含まれていません。
Cortex-Mコアでは、エンディアンはシリコン実装時に選択されます。従来のコアでは、データエンディアンモードを「オンザフライ」で変更することができました。
Cortex-Mコアではコプロセッサはサポートされていませんでしたが、ARM Cortex-M33/M35Pコア向けに「ARMv8-Mメインライン」でシリコンオプションが再導入されました。

32ビットARM命令セットの機能は、Thumb-1およびThumb-2命令セットによって多くの点で複製されていますが、ARMの一部の機能には同様の機能がありません。

ARMのSWPおよびSWPB（スワップ）命令には、Cortex-Mには同様の機能はありません。

16ビットThumb-1命令セットは、 ARMv4Tアーキテクチャを採用した従来のARM7Tコアで初めてリリースされて以来、進化を続けてきました。新しいThumb-1命令は、ARMv5、ARMv6、ARMv6T2といった従来のアーキテクチャがリリースされるたびに追加されました。Cortex-Mコアからは、一部の16ビットThumb-1命令が削除されています。

「BLX <immediate>」命令は、Thumb-1からARM命令セットへの切り替えに使用されていたため、現在は存在しません。「BLX <register>」命令は、Cortex-Mで引き続き利用可能です。
SETEND は存在しません。なぜなら、データエンディアンモードのオンザフライ切り替えはサポートされなくなったからです。
Cortex-Mコアでは、ARM Cortex-M33/M35Pコア向けに「ARMv8-Mメインライン」でシリコンオプションが再導入されるまで、コプロセッサ命令はサポートされていませんでした。
SWI命令はSVCに名称変更されましたが、命令のバイナリコードは同じです。ただし、例外モデルの変更により、SVCハンドラコードはSWIハンドラコードとは異なります。

Cortex-M0

Cortex-M0コアは、小型シリコンダイサイズと低価格チップでの使用に最適化されています。^{[ 2 ]}

Cortex-M0コアの主な特徴は次のとおりです。^{[ 18 ]}

ARMv6-Mアーキテクチャ^{[ 15 ]}
3段階パイプライン
命令セット:
- 親指1（ほとんど）、CBZ、CBNZ、ITが欠落
- サム2（一部）、BL、DMB、DSB、ISB、MRS、MSRのみ
- 32ビットハードウェア整数と32ビット結果の乗算
1～32個の割り込み、およびNMI

シリコンの選択肢：

ハードウェアによる整数乗算速度：1サイクルまたは32サイクル。

チップス

以下のマイクロコントローラは、Cortex-M0コアをベースとしています。

ABOV AC30M1x64
Cypress PSoC 4000、4100、4100M、4200、4200DS、4200L、4200M
インフィニオン XMC1100、XMC1200、XMC1300、XMC1400、TLE984x
Dialog DA1458x、DA1468x
ノルディック nRF51
NXP LPC1100、LPC1200
Nuvoton NuMicro
ソニックス SN32F700
ST STM32 F0
東芝TX00
Vorago VA10800（極限温度対応）、VA10820（耐放射線仕様）

以下のチップは、セカンダリーコアとしてCortex-M0を搭載しています。

NXP LPC4300（Cortex-M4F×1 + Cortex-M0×1）
テキサス・インスツルメンツのSimpleLinkワイヤレスMCU CC1310およびCC2650（プログラマブルCortex-M3プロセッサ1基、Cortex-M0ネットワークプロセッサ1基、独自のセンサーコントローラエンジン1基）

Cortex-M0+

Cortex-M0+ は Cortex-M0 の最適化された上位互換です。Cortex-M0+ は Cortex-M0 と完全な命令セット互換性があり、同じコンパイラとデバッグツールを使用できます。Cortex-M0+ のパイプラインは 3 段から 2 段に削減され、消費電力が削減され、パフォーマンスが向上します (分岐に必要なサイクルが 1 つ減るため、平均 IPC が高くなります)。既存の Cortex-M0 のデバッグ機能に加えて、Cortex-M0+ には、シンプルな命令トレースバッファを提供する Micro Trace Buffer (MTB) と呼ばれるシリコンオプションを追加できます。Cortex-M0+ には、メモリ保護ユニット (MPU) やベクタテーブルの再配置など、シリコンオプションとして追加できる Cortex-M3 および Cortex-M4 の機能も搭載されています。^{[ 19 ]}

Cortex-M0+コアの主な特徴は次のとおりです。^{[ 19 ]}

ARMv6-Mアーキテクチャ^{[ 15 ]}
2段階パイプライン（Cortex-M0より1段階少ない）
命令セット：（Cortex-M0と同じ）
- 親指1（ほとんど）、CBZ、CBNZ、ITが欠落
- サム2（一部）、BL、DMB、DSB、ISB、MRS、MSRのみ
- 32ビットハードウェア整数と32ビット結果の乗算
1～32個の割り込み、およびNMI

シリコンの選択肢：

ハードウェア整数乗算速度：1サイクルまたは32サイクル
8領域メモリ保護ユニット（MPU）（M3およびM4と同じ）
ベクトルテーブルの再配置（M3、M4と同じ）
シングルサイクルI/Oポート（M0+/M23で利用可能）
マイクロトレースバッファー（MTB）（M0+/M23/M33/M35Pで利用可能）

チップス

以下のマイクロコントローラは、Cortex-M0+コアをベースとしています。

ABOV Semiconductor A31G11x、A31G12x、A31G314
Cypress PSoC 4000S、4100S、4100S+、4100PS、4700S、FM0+
エプソンS1C31W74、S1C31D01、S1C31D50
Holtek HT32F52000
Microchip SAM C2、D0、D1、D2、DA、L2、R2、R3、およびPIC32CM JHおよびMC ^{[ 32 ]}
NXP LPC800、LPC11E60、LPC11U60
NXP（フリースケール）Kinetis E、EA、L、M、V1、W0、S32K11x
プーヤ PY32F0xx、PY32L0xx、PY32T0xx
Raspberry Pi RP2040（M0+コア×2）
ルネサスS124、S128、RE、RE01
Silicon Labs ( Energy Micro ) EFM32 Zero、ハッピー
ST STM32 L0、G0、C0、WL（Cortex-M4×1＋Cortex-M0+×1）

以下のチップは、セカンダリーコアとしてCortex-M0+を搭載しています。

Cypress PSoC 6200（Cortex-M4F×1 + Cortex-M0+×1）
ST WB（Cortex-M4F 1個 + Cortex-M0+ 1個）

最小のARMマイクロコントローラはCortex-M0+タイプである（2014年現在、チップスケールパッケージで1.6mm ×2mmの最小サイズはKinetis KL03である）。^[³³^]

2018年6月21日、ミシガン大学の研究者らは、2018年のVLSI技術および回路シンポジウムにおいて、「0.04mm ³ 16nWの無線式バッテリーレスセンサーシステム（Cortex-M0+プロセッサと光通信を統合し、細胞の温度測定用）」という論文を発表し、 ARM Cortex-M0+（RAM、太陽電池に基づく無線送受信機を含む）をベースとした「世界最小のコンピュータ」、すなわちコンピュータデバイスを発表した。このデバイスは、2018年3月にIBMが世界記録サイズだと主張していたコンピュータの10分の1のサイズで、塩粒よりも小さい。

皮質M1

Cortex-M1は、FPGAチップに搭載するために特別に設計された最適化されたコアです。^{[ 4 ]}

Cortex-M1コアの主な特徴は次のとおりです。^{[ 20 ]}

ARMv6-Mアーキテクチャ^{[ 15 ]}
3段階パイプライン。
命令セット:
- 親指1（ほとんど）、CBZ、CBNZ、ITが欠落。
- Thumb-2 (一部)、BL、DMB、DSB、ISB、MRS、MSRのみ。
- 32ビットハードウェア整数と32ビット結果との乗算。
1～32個の割り込み、およびNMI。

シリコンの選択肢：

ハードウェアによる整数乗算速度：3サイクルまたは33サイクル。
オプションの密結合メモリ（TCM）：0～1MB の命令TCM、0～1MB のデータTCM（それぞれオプションでECC付き）。
外部割り込み: 0、1、8、16、32。
デバッグ: なし、縮小、完全。
データエンディアン：リトルエンディアンまたはBE-8ビッグエンディアン。
OS拡張機能の有無。

チップス

以下のベンダーは、自社のFPGAチップ上でCortex-M1をソフトコアとしてサポートしています。

アルテラサイクロンII、サイクロンIII、ストラティックスII、ストラティックスIII
GOWIN M1 ^{[ 34 ]}
Actel / Microsemi / Microchip Fusion、IGLOO/e、ProASIC3L、ProASIC3/E
Xilinx Spartan-3、Virtex-2、Virtex-3、Virtex-4、Artix-7 ^{[ 35 ]}

皮質M3

Cortex-M3コアの主な特徴は次のとおりです。^{[ 21 ]}^{[ 36 ]}

ARMv7-Mアーキテクチャ^{[ 16 ]}
分岐投機を伴う3段階パイプライン。
命令セット:
- 親指1（全体）。
- 親指2（全体）。
- 32ビットハードウェア整数を乗算し、その結果を32ビットまたは64ビット（符号付きまたは符号なし）で取得します。乗算後に加算または減算を実行します。32ビット乗算は1サイクルで済みますが、64ビット乗算とMAC命令には追加のサイクルが必要です。
- 32ビットハードウェア整数除算（2～12サイクル）。
- 飽和演算のサポート。
1～240個の割り込み、およびNMI。
12サイクルの割り込みレイテンシ。
統合型スリープモード。

シリコンの選択肢：

オプションのメモリ保護ユニット（MPU）：0または8領域。

チップス

以下のマイクロコントローラは、Cortex-M3コアをベースとしています。

ABOV AC33Mx128、AC33Mx064
Actel / Microsemi / Microchip SmartFusion、SmartFusion 2 (FPGA)
アナログ・デバイセズADUCM360、ADUCM361、ADUCM3029
Broadcom Wi-Fiチップ BCM4319XKUBG
サイプレス PSoC 5000、5000LP、FM3
ホルテックHT32F
インフィニオンTLE9860、TLE987x

Maxim Integrated MAX32550
マイクロチップ (アトメル) SAM 3A、3N、3S、3U、3X
NXP LPC1300、LPC1700、LPC1800
オンQ32M210
リアルテックRTL8710
シリコンラボPrecision32
Silicon Labs ( Energy Micro ) EFM32 Tiny、Gecko、Leopard、Giant

ST STM32 F1、F2、L1、W
TDK-Micronas HVC4223F
Texas Instruments F28、LM3、TMS470、OMAP 4、SimpleLinkワイヤレスMCU（CC1310サブGHzおよびCC2650 BLE + Zigbee + 6LoWPAN）
東芝TX03
マインドモーション MM32

以下のチップは、セカンダリーコアとしてCortex-M3を搭載しています。

Apple A9 （ M9モーションコプロセッサを統合したCortex-M3 ）
CSR Quatro 5300 (Cortex-M3 コプロセッサーとして)
Samsung Exynos 7420 ( DVSマイクロコントローラとしてのCortex-M3 ) ^{[ 37 ]}
テキサス・インスツルメンツ製F28、LM3、TMS470、OMAP 4470（Cortex-A9 1個+ Cortex-M3 2個）
XMOS XS1-XA（7つのxCORE + 1つのCortex-M3）

以下のFPGAにはCortex-M3コアが搭載されています。

Microsemi SmartFusion2 SoC

以下のベンダーは、自社のFPGAチップ上でCortex-M3をソフトコアとしてサポートしています。

アルテラサイクロンII、サイクロンIII、ストラティックスII、ストラティックスIII
Xilinx Spartan-3、Virtex-2、Virtex-3、Virtex-4、Artix-7 ^{[ 38 ]}

皮質M4

概念的には、Cortex-M4はCortex-M3にDSP命令とオプションの浮動小数点演算ユニット（FPU）を追加したものです。FPUを搭載したコアはCortex-M4Fと呼ばれます。

Cortex-M4コアの主な特徴は次のとおりです。^{[ 22 ]}

ARMv7E-Mアーキテクチャ^{[ 16 ]}
分岐投機を伴う3段階パイプライン。
命令セット:
- 親指1（全体）。
- 親指2（全体）。
- 32ビットハードウェア整数を乗算し、結果が32ビットまたは64ビット（符号付きまたは符号なし）となる。乗算後に加算または減算を行う。32ビット乗算とMACは1サイクルで実行される。
- 32ビットハードウェア整数除算（2～12サイクル）。
- 飽和演算のサポート。
- DSP拡張機能：シングルサイクル16/32ビットMAC、シングルサイクルデュアル16ビットMAC、8/16ビットSIMD演算。
1～240個の割り込み、およびNMI。
12サイクルの割り込みレイテンシ。
統合型スリープモード。

シリコンの選択肢：

オプションの浮動小数点演算ユニット（FPU）：単精度のみ、IEEE-754準拠。FPv4-SP拡張機能と呼ばれます。
オプションのメモリ保護ユニット（MPU）：0または8領域。

チップス

以下のマイクロコントローラは、Cortex-M4コアをベースとしています。

アンビク・アポロ、アポロ2、アポロ3、アポロ4
Analog Devices ADSP-CM40x
マイクロチップ (アトメル) SAM 4L、4N、4S
NXP（フリースケール）キネティスK、W2
ST ( STM32 ) WL (Cortex-M4 1個 + Cortex-M0+ 1個)
テキサス・インスツルメンツSimpleLink Wi-Fi CC32xx、CC32xxMOD

以下のマイクロコントローラは、Cortex-M4F（M4 + FPU）コアをベースとしています。

アナログ・デバイセズADUCM4050
Cypress 6200（Cortex-M4F 1基 + Cortex-M0+ 1基）、FM4
インフィニオン XMC4000
マキシム・ダーウィン
マイクロチップ（アトメル） SAM4C（デュアルコア：Cortex-M4F 1基 + Cortex-M4 1基）、SAM4E、SAM4L、SAM4N、SAM4S、SAMG5、SAMD5/E5x

ノルディックnRF52
Nuvoton NuMicro M480
NXP LPC4000、LPC4300（Cortex-M4F×1＋Cortex-M0×1）、LPC54000
NXP（フリースケール）Kinetis K、V3、V4、S32K14x
プーヤ PY32F4xx、PY32E4xx
ルネサスS3、S5、S7、RA4、RA6
Silicon Labs ( Energy Micro ) EFM32 Wonder

ST STM32 F3、F4、L4、L4+、G4、WB（Cortex-M4F 1基 + Cortex-M0+ 1基）
テキサス・インスツルメンツLM4F、TM4C、MSP432、CC13x2R、CC1352P、CC26x2R
東芝TX04

以下のチップは、セカンダリーコアとしてCortex-M4またはM4Fを搭載しています。

NXP（フリースケール）Vybrid VF6（Cortex-A5×1 + Cortex-M4F×1）
NXP（フリースケール）i.MX 6 SoloX（Cortex-A9×1 + Cortex-M4F×1）
NXP（フリースケール）i.MX 7 Solo/Dual（Cortex-A7 1個または2個 + Cortex-M4F 1個）
NXP（フリースケール）i.MX 8（Cortex-A72 ×2、 Cortex-A53 × 4 、Cortex-M4F×2）
NXP（フリースケール）i.MX 8Mおよび8M Mini（Cortex-A53 ×4 ＋Cortex-M4F×1）
NXP（フリースケール）i.MX 8X（Cortex-A35 ×4＋Cortex-M4F×1）
ST STM32MP1（Cortex-A7 1個または2個+ Cortex-M4 1個）
テキサス・インスツルメンツ OMAP 5（Cortex-A15×2 + Cortex-M4×2）
テキサス・インスツルメンツ Sitara AM5700（画像処理ユニットとしてCortex-A15を1基または2基、Cortex-M4を2基、汎用ユニットとしてCortex-M4を2基搭載）

皮質M7

Cortex-M7は、旧型のCortex-M4のほぼ2倍の電力効率を持つ高性能コアです。^{[ 7 ]}分岐予測機能を備えた6段スーパースカラパイプラインと、単精度演算とオプションで倍精度演算が可能なオプションの浮動小数点ユニットを搭載しています。^[⁷^]^[³⁹^] 命令バスとデータバスは、以前の32ビットバスから64ビット幅に拡張されています。FPUを搭載したコアはCortex-M7Fと呼ばれ、そうでない場合はCortex-M7と呼ばれます。

Cortex-M7コアの主な特徴は次のとおりです。^{[ 23 ]}

ARMv7E-Mアーキテクチャ。
分岐推測機能を備えた6段パイプライン。ARM Cortex-Mコアの中で2番目に長いパイプラインで、1番目はCortex-M85。
命令セット:
- 親指1（全体）。
- 親指2（全体）。
- 32ビットハードウェア整数を乗算し、結果が32ビットまたは64ビット（符号付きまたは符号なし）となる。乗算後に加算または減算を行う。32ビット乗算とMACは1サイクルで実行される。
- 32ビットハードウェア整数除算（2～12サイクル）。
- 飽和演算のサポート。
- DSP拡張機能：シングルサイクル16/32ビットMAC、シングルサイクルデュアル16ビットMAC、8/16ビットSIMD演算。
1～240個の割り込み、およびNMI。
12サイクルの割り込みレイテンシ。
統合型スリープモード。

シリコンの選択肢：

オプションの浮動小数点演算ユニット（FPU）：（単精度）または（単精度と倍精度）があり、いずれもIEEE-754-2008規格に準拠しています。これはFPv5拡張機能と呼ばれます。
オプションのCPUキャッシュ：0～ 64KBの命令キャッシュ、0～64KBのデータキャッシュ（それぞれオプションでECC付き）。
オプションの密結合メモリ（TCM）：0～16MB の命令TCM、0～16MB のデータTCM（それぞれオプションでECC付き）。
オプションのメモリ保護ユニット（MPU）：8領域または16領域。
オプションの組み込みトレースマクロセル（ETM）：命令のみ、または命令とデータ。
スリープモード用のオプションの保持モード（Arm Power Management Kit使用時）。
オプションで二重冗長同期動作が可能。

チップス

以下のマイクロコントローラは、Cortex-M7コアをベースとしています。

マイクロチップ (Atmel) SAM E7、S7、V7
NXP（フリースケール）Kinetis KV5x、i.MX RT、S32K3xx
ST STM32 F7、H7

以下のチップは、セカンダリーコアとしてCortex-M7を搭載しています。

NXP（フリースケール）i.MX 95（最大6個のCortex-A55 + 1個のCortex-M7 + 1個のCortex-M33）

皮質M23

Cortex-M23コアは2016年10月に発表され^{[ 40 ]}、2015年11月に発表されたARMv8-Mアーキテクチャに基づいています^{[ 41 ]。} 概念的には、Cortex-M23はCortex-M0+に整数除算命令とTrustZoneセキュリティ機能を追加したものに似ており、2段階の命令パイプラインも備えています^[⁸^]。

Cortex-M23コアの主な特徴は次のとおりです。^{[ 24 ]}^{[ 40 ]}

ARMv8-M ベースラインアーキテクチャ。^{[ 31 ]}
2段階パイプライン。（Cortex-M0+と同様）
TrustZoneのセキュリティに関する注意事項。
32ビットハードウェア整数除算（17サイクルまたは34サイクル）。（他のすべてのコアでの除算よりも遅い）
スタック制限境界。（SAUオプションでのみ利用可能）

シリコンの選択肢：

ハードウェアによる整数乗算速度：1サイクルまたは32サイクル。
ハードウェアによる整数除算の速度：最大17サイクルまたは34サイクル。除数によっては、より少ないサイクルで命令が完了する場合があります。
オプションのメモリ保護ユニット（MPU）：0、4、8、12、16領域。
オプションのセキュリティ帰属ユニット（SAU）：0、4、8リージョン。
シングルサイクルI/Oポート（M0+/M23で利用可能）。
マイクロトレースバッファー（MTB）

チップス

以下のマイクロコントローラは、Cortex-M23コアをベースとしています。

GigaDevice GD32E2xx
Microchip SAM L10、L11、およびPIC 32CM-LE 32CM-LS
Nuvoton M23xxファミリー、M2xxファミリー、NUC1262、M2L31
ルネサスS1JA、RA0xx、RA2xx

皮質M33

Cortex-M33コアは2016年10月に発表され^{[ 40 ]}、2015年11月に発表されたARMv8-Mアーキテクチャに基づいています^{[ 41 ]。} 概念的には、Cortex-M33はCortex-M4とCortex-M23のクロスオーバーに似ており、3ステージの命令パイプラインも備えています^[⁹^]。

Cortex-M33コアの主な特徴は次のとおりです。^{[ 25 ]}^{[ 40 ]}

ARMv8-M メインラインアーキテクチャ。^{[ 31 ]}
3段階パイプライン。
TrustZoneのセキュリティに関する注意事項。
32ビットハードウェア整数除算（最大11サイクル）。
スタック制限境界。（SAUオプションでのみ利用可能）

シリコンの選択肢：

オプションの浮動小数点演算ユニット（FPU）：単精度のみ、IEEE-754準拠。FPv5拡張機能と呼ばれます。
オプションのメモリ保護ユニット（MPU）：0、4、8、12、16領域。
オプションのセキュリティ帰属ユニット（SAU）：0、4、8リージョン。
マイクロトレースバッファー（MTB）

チップス

以下のマイクロコントローラは、Cortex-M33コアをベースとしています。

アナログ・デバイセズADUCM4
ダイアログDA1469x
GigaDevice GD32E5、GD32W5
Nordic nRF91、nRF5340、nRF54、nRF54H20 ^{[ 42 ]}
NXP LPC5500、i.MX RT600、MCX N94x/54x（デュアルコア）
RSL15にて
ルネサスRA4、RA6
ST STM32 C5、H5、L5、U3、U5、WBA
Silicon Labsワイヤレス Gecko シリーズ 2
テキサス・インスツルメンツCC3501E、CC3551E
ラズベリーパイ RP2350

以下のチップは、セカンダリーコアとしてCortex-M33またはM33Fを搭載しています。

インフィニオン PSoCエッジ
ST STM32MP2（Cortex-A35を1つまたは2つ＋Cortex-M33を1つ）

Cortex-M35P

Cortex-M35Pコアは2018年5月に発表され、Armv8-Mアーキテクチャに基づいています。概念的には、新しい命令キャッシュ、ARM SecurCoreファミリーから借用した新しい耐タンパー性ハードウェアコンセプト、構成可能なパリティおよびECC機能を備えたCortex-M33コアです。^{[ 10 ]}

現在、Cortex-M35Pに関する情報は限られています。これは、技術リファレンスマニュアルと汎用ユーザーガイドがまだ公開されていないためです。

チップス

以下のマイクロコントローラは、Cortex-M35Pコアをベースとしています。

STマイクロエレクトロニクスST33K

皮質M52

Cortex-M52コアは2023年11月に発表され、Armv8.1-Mアーキテクチャに基づいています。概念的には、Cortex-M33とCortex-M55の中間のようなものと言えます。主な違いは、Heliumコプロセッサがシングルビート（M55はデュアルビート）であること、そしてアプリケーションの移行を容易にするためにM33と同様の32ビットメインバスを備えていることです。4段の命令パイプラインを備えています。^{[ 11 ]}

Cortex-M52コアの主な特徴は以下のとおりです。

ARMv8.1-M メインライン/ヘリウムアーキテクチャ。^{[ 31 ]}
4段階のパイプライン。
スタック制限境界（SAUオプションでのみ利用可能）。
32ビットメインバス（AHBまたはAXI）^{[ 11 ]}

シリコンの選択肢：

ヘリウム（Mプロファイルベクトル拡張、MVE）
ポインタ認証および分岐ターゲット識別拡張機能
単精度浮動小数点数と倍精度浮動小数点数
デジタル信号処理（DSP）拡張機能のサポート
TrustZoneセキュリティ拡張機能のサポート
安全性と信頼性（RAS）のサポート
コプロセッサのサポート
0、4、8、12、または16領域を持つセキュアおよび非セキュアMPU
0、4、または8つの領域を持つSAU
最大64KBの命令キャッシュ
最大64KBのデータキャッシュ
キャッシュとTCMにおけるECC
1～480 割り込み
3～8ビットの例外優先度
内部および外部のWICオプション、オプションのCTI、ITM、およびDWT
ARMカスタム手順

チップス

以下のマイクロコントローラは、Cortex M52コアをベースとしています。

Geehy Semiconductor G32R5、G32R430 ^{[ 43 ]}

コルテックスM55

Cortex-M55コアは2020年2月に発表され、Armv8.1-Mアーキテクチャに基づいています。4段または5段の命令パイプラインを備えています。^{[ 12 ]}

Cortex-M55コアの主な特徴は以下のとおりです。

ARMv8.1-M メインライン/ヘリウムアーキテクチャ。^{[ 31 ]}
4段階のパイプライン。
スタック制限境界（SAUオプションでのみ利用可能）。
64ビットAXIメインバス^{[ 12 ]}

シリコンの選択肢：

ヘリウム（Mプロファイルベクトル拡張、MVE）
単精度浮動小数点数と倍精度浮動小数点数
デジタル信号処理（DSP）拡張機能のサポート
TrustZoneセキュリティ拡張機能のサポート
安全性と信頼性（RAS）のサポート
コプロセッサのサポート
0、4、8、12、または16領域を持つセキュアおよび非セキュアMPU
0、4、または8つの領域を持つSAU
命令キャッシュのサイズは4KB、8KB、16KB、32KB、64KBです。
データキャッシュのサイズは4KB、8KB、16KB、32KB、64KBです。
キャッシュとTCMにおけるECC
1～480 割り込み
3～8ビットの例外優先度
内部および外部のWICオプション、オプションのCTI、ITM、およびDWT
ARMカスタム手順

チップス

Alif SemiconductorのEnsembleおよびBalletto MCUファミリーは、シングルまたはデュアルのCortex-M55コアを搭載し、それぞれにEthos-U55 NPUが組み合わされています。
Ambiq Apollo330 Plus、Apollo510
インフィニオン PSoCエッジ
ST STM32 N6

Cortex-M85

Cortex-M85コアは2022年4月に発表され、Armv8.1-Mアーキテクチャに基づいています。7段の命令パイプラインを備えています。^{[ 13 ]}

シリコンの選択肢：

オプションのCPUキャッシュ：0～ 64KBの命令キャッシュ、0～64KBのデータキャッシュ（それぞれオプションでECC付き）。
オプションの密結合メモリ（TCM）：0～16MB の命令TCM、0～16MB のデータTCM（それぞれオプションでECC付き）。
オプションのメモリ保護ユニット（MPU）：16領域。TrustZoneが実装されている場合は、セキュアモードと非セキュアモード用に別々の領域を設定できます。
最大480回の割り込みとNMI
3～8ビットの例外優先度
オプションで二重冗長同期動作が可能。

チップス

ルネサスRA8
ST STM32 V8 ^{[ 44 ]}

開発ツール

文書

ARMチップのドキュメントは非常に充実しています。従来、8ビットマイクロコントローラのドキュメントは通常1つのドキュメントに収まっていましたが、マイクロコントローラの進化に伴い、それらをサポートするために必要なものも進化してきました。ARMチップのドキュメントパッケージは通常、ICメーカーとCPUコアベンダー（ARM Limited）からのドキュメントの集合体で構成されています。

典型的なトップダウン型のドキュメントツリーは以下のとおりです。

ドキュメントツリー（上から下へ）

ICメーカーのウェブサイト。
ICメーカーのマーケティング資料。
正確な物理チップに関するICメーカーのデータシート。
ICメーカーが作成した、一般的な周辺機器や物理チップファミリの特性について解説したリファレンスマニュアル。
ARMコアのウェブサイト。
ARMコア汎用ユーザーガイド。
ARMコア技術リファレンスマニュアル。
ARMアーキテクチャリファレンスマニュアル。

ICメーカーは、評価ボードのユーザーマニュアル、アプリケーションノート、入門ガイド、ソフトウェアライブラリのドキュメント、正誤表など、追加のドキュメントを提供しています。Armの公式ドキュメントへのリンクについては、「外部リンク」セクションを参照してください。

参考文献

↑ ARM Cortex-Mのウェブサイト。ARM Limited。
1 2 "Cortex-M0 Home" . ARM Limited .
↑ "Cortex-M0+ ホーム" . ARM Limited .
1 2 "Cortex-M1 Home" . ARM Limited .
↑ 「Cortex-M3 ホーム」 . ARM Limited .
↑ 「Cortex-M4 ホーム」 . ARM Limited .
1 2 3 "Cortex-M7 ホーム" . ARM Limited .
1 2 "Cortex-M23 Home" . ARM Limited .
1 2 "Cortex-M33 Home" . ARM Limited .
1 2 3 "Cortex-M35P ホーム" . ARM Limited .
1 2 3 "Cortex-M52 ホーム" . ARM Limited .
1 2 3 "Cortex-M55 ホーム" . ARM Limited .
1 2 "Cortex-M85 Home" . ARM Limited .
↑「マイクロSDカードのハッキングについて」
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 「ARMv6-M アーキテクチャリファレンスマニュアル」 . ARM Limited .
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 「ARMv7-M アーキテクチャリファレンスマニュアル」 . ARM Limited .
1 2 3 4 Cortex-M3組み込みソフトウェア開発; アプリケーションノート179; ARM Limited。
1 2 3 「Cortex-M0 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 3 4 「Cortex-M0+ テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 3 「Cortex-M1 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 3 「Cortex-M3 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 3 「Cortex-M4 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 3 4 「Cortex-M7 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 3 「Cortex-M23 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 3 「Cortex-M33 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 「Cortex-M52 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 「Cortex-M55 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 「Cortex-M85 テクニカルリファレンスマニュアル」 . ARM Limited .
1 2 3 「Cortex-M システム設計キット (CMSDK)」 . Arm Holdings . 2016 年 3 月 4 日のオリジナルからアーカイブ済み。
1 2 3 4 5 6 7 8 9 10 ARM Cortex-M メモリバリア命令プログラミングガイド; セクション 3.6 システム実装要件; AppNote 321; ARM Limited.
1 2 3 4 5 6 7 8 9 10 11 12 「ARMv8-Mアーキテクチャリファレンスマニュアル」 . ARM Limited .
↑ 32ビットPICおよびSAMマイクロコントローラ; マイクロチップ社製。
↑フィンガス、ジョン（2014年2月25日）。「フリースケールが世界最小のARMコントローラチップをさらに小型化」。 2014年10月2日取得。
↑ GOWIN SemiconductorがARM DesignStartに参加し、FPGA製品ファミリー向けにARM Cortex-M1プロセッサを無償提供開始
↑ Cortex-M1 DesignStart FPGA XilinxEdition; ARM Limited.
↑ Sadasivan, Shyam. 「ARM Cortex-M3 プロセッサ入門」（PDF）。ARM Limited。2014年 7 月 26 日にオリジナル(PDF)からアーカイブ済み。
↑ 「Samsung Exynos 7420 徹底分析 - 最新の14nm SoCの内部」。AnandTech。2015年6月30日のオリジナルからアーカイブ済み。 2015年6月15日取得。
↑ Cortex-M3 DesignStart FPGA XilinxEdition
↑ 「ARM、高性能Cortex-M7プロセッサでMCU市場を活性化」。ARM Limited（プレスリリース）。2014年9月24日。
1 2 3 4新しいARM Cortex-Mプロセッサは、セキュアなIoTの次世代業界標準を提供します。ARM Limited; 2016年10月25日。
1 2 ARMv8-Mアーキテクチャによりスマート組み込みデバイスのセキュリティが簡素化されます。ARM Limited; 2015年11月10日。
↑ "nRF54H20 - Nordic Semiconductor" . www.nordicsemi.com . 2024年10月30日取得.
↑ 「世界初のデュアルコアリアルタイム制御MCU、Cortex-M52プロセッサ搭載、Electronica China 2024で発表」
↑ https://newsroom.st.com/media-center/press-item.html/p4733.html

さらに読む

Cortex-Mプロセッサファミリー設計者ガイド；第3版；トレバー・マーティン；648ページ；2022年；ISBN 978-0323854948。
ARM Cortex-M0およびCortex-M0+プロセッサの決定版ガイド；第2版；ジョセフ・ユー；784ページ；2015年；ISBN 978-0128032770。
ARM Cortex-M3およびCortex-M4プロセッサの決定版ガイド；第3版；ジョセフ・ユー；864ページ；2013年；ISBN 978-0124080829。
ARM Cortex-M23およびCortex-M33プロセッサの決定版ガイド；第1版；ジョセフ・ユー；928ページ；2020年；ISBN 978-0128207352。
C言語によるマイクロコントローラ：Cortex-Mとその先へ；第1版；クラウス・エルク；227ページ；2023年；ISBN 979-8862003437。
ARM Cortex-Mマイクロコントローラを用いたアセンブリ言語とC言語による組み込みシステム；第4版；Yifeng Zhu；730ページ；2023年；ISBN 978-0982692677。
ARMアセンブリ言語による組み込みアプリケーション；第5版；ダニエル・ルイス；379ページ；2019年；ISBN 978-1092542234。
アセンブリ言語プログラミング：ARM Cortex-M3；第1版；ヴィンセント・マハウト；256ページ；2012年；ISBN 978-1848213296。
ARM Cortex-M4を用いたデジタル信号処理と応用；第1版；ドナルド・レイ；320ページ；2015年；ISBN 978-1118859049。
マイクロコントローラによる実践RTOS；第1版；ブライアン・エイモス；496ページ；2020年；ISBN 978-1838826734。

外部リンク

ARM Cortex-Mの公式文書

ARM Cortex-M 公式ウェブサイト
Cortex-M入門（arm.com）
ARMv8-M セキュリティ拡張機能arm.com
Cortexマイクロコントローラソフトウェアインターフェース規格（CMSIS） arm.com

クイックリファレンスカード

手順: Thumb-1 ( 1 )、ARM および Thumb-2 ( 2 )、ベクトル浮動小数点 ( 3 ) arm.com
オペコード: Thumb-1 ( 1、2 )、ARM ( 3、4 )、GNU アセンブラディレクティブ ( 5 )。

移行中

8051からCortex-M3への移行– arm.com
PICからCortex-M3への移行– arm.com
ARM7TDMIからCortex-M3への移行– arm.com
Cortex-M4からCortex-M7への移行– keil.com

他の

STM32 Cortex-Mマイクロコントローラにおけるビットバンディング

[1] ARM Cortex-Mのウェブサイト。ARM Limited。

[M0-Home-2] 1 2 "Cortex-M0 Home" . ARM Limited .

[M0+-Home-3] "Cortex-M0+ ホーム" . ARM Limited .

[M1-Home-4] 1 2 "Cortex-M1 Home" . ARM Limited .

[M3-Home-5] 「Cortex-M3 ホーム」 . ARM Limited .

[M4-Home-6] 「Cortex-M4 ホーム」 . ARM Limited .

[M7-Home-7] 1 2 3 "Cortex-M7 ホーム" . ARM Limited .

[M23-Home-8] 1 2 "Cortex-M23 Home" . ARM Limited .

[M33-Home-9] 1 2 "Cortex-M33 Home" . ARM Limited .

[M35P-Home-10] 1 2 3 "Cortex-M35P ホーム" . ARM Limited .

[M52-Home-11] 1 2 3 "Cortex-M52 ホーム" . ARM Limited .

[M55-Home-12] 1 2 3 "Cortex-M55 ホーム" . ARM Limited .

[M85-Home-13] 1 2 "Cortex-M85 Home" . ARM Limited .

[14] 「マイクロSDカードのハッキングについて」

[ARMv6-M-Manual-15] 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 「ARMv6-M アーキテクチャリファレンスマニュアル」 . ARM Limited .

[ARMv7-M-Manual-16] 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 「ARMv7-M アーキテクチャリファレンスマニュアル」 . ARM Limited .

[AppNote179-17] 1 2 3 4 Cortex-M3組み込みソフトウェア開発; アプリケーションノート179; ARM Limited。

[M0-TRM-18] 1 2 3 「Cortex-M0 テクニカルリファレンスマニュアル」 . ARM Limited .

[M0+-TRM-19] 1 2 3 4 「Cortex-M0+ テクニカルリファレンスマニュアル」 . ARM Limited .

[M1-TRM-20] 1 2 3 「Cortex-M1 テクニカルリファレンスマニュアル」 . ARM Limited .

[M3-TRM-21] 1 2 3 「Cortex-M3 テクニカルリファレンスマニュアル」 . ARM Limited .

[M4-TRM-22] 1 2 3 「Cortex-M4 テクニカルリファレンスマニュアル」 . ARM Limited .

[M7-TRM-23] 1 2 3 4 「Cortex-M7 テクニカルリファレンスマニュアル」 . ARM Limited .

[M23-TRM-24] 1 2 3 「Cortex-M23 テクニカルリファレンスマニュアル」 . ARM Limited .

[M33-TRM-25] 1 2 3 「Cortex-M33 テクニカルリファレンスマニュアル」 . ARM Limited .

[M52-TRM-26] 1 2 「Cortex-M52 テクニカルリファレンスマニュアル」 . ARM Limited .

[M55-TRM-27] 1 2 「Cortex-M55 テクニカルリファレンスマニュアル」 . ARM Limited .

[M85-TRM-28] 1 2 「Cortex-M85 テクニカルリファレンスマニュアル」 . ARM Limited .

[Cortex-M-SDK-29] 1 2 3 「Cortex-M システム設計キット (CMSDK)」 . Arm Holdings . 2016 年 3 月 4 日のオリジナルからアーカイブ済み。

[AppNote321-30] 1 2 3 4 5 6 7 8 9 10 ARM Cortex-M メモリバリア命令プログラミングガイド; セクション 3.6 システム実装要件; AppNote 321; ARM Limited.

[ARMv8-M-Manual-31] 1 2 3 4 5 6 7 8 9 10 11 12 「ARMv8-Mアーキテクチャリファレンスマニュアル」 . ARM Limited .

[32] 32ビットPICおよびSAMマイクロコントローラ; マイクロチップ社製。

[33] フィンガス、ジョン（2014年2月25日）。「フリースケールが世界最小のARMコントローラチップをさらに小型化」。 2014年10月2日取得。

[34] GOWIN SemiconductorがARM DesignStartに参加し、FPGA製品ファミリー向けにARM Cortex-M1プロセッサを無償提供開始

[35] Cortex-M1 DesignStart FPGA XilinxEdition; ARM Limited.

[36] Sadasivan, Shyam. 「ARM Cortex-M3 プロセッサ入門」（PDF）。ARM Limited。2014年 7 月 26 日にオリジナル(PDF)からアーカイブ済み。

[37] 「Samsung Exynos 7420 徹底分析 - 最新の14nm SoCの内部」。AnandTech。2015年6月30日のオリジナルからアーカイブ済み。 2015年6月15日取得。

[38] Cortex-M3 DesignStart FPGA XilinxEdition

[M7-PressRelease-39] 「ARM、高性能Cortex-M7プロセッサでMCU市場を活性化」。ARM Limited（プレスリリース）。2014年9月24日。

[Cortex-M23-M33-PR-40] 1 2 3 4新しいARM Cortex-Mプロセッサは、セキュアなIoTの次世代業界標準を提供します。ARM Limited; 2016年10月25日。

[ARMv8-M-PR-41] 1 2 ARMv8-Mアーキテクチャによりスマート組み込みデバイスのセキュリティが簡素化されます。ARM Limited; 2015年11月10日。

[42] "nRF54H20 - Nordic Semiconductor" . www.nordicsemi.com . 2024年10月30日取得.

[43] 「世界初のデュアルコアリアルタイム制御MCU、Cortex-M52プロセッサ搭載、Electronica China 2024で発表」

[44] ttps://newsroom.st.com/media-center/press-item.html/p4733.html

[

[

[

[

[

[

[

[

[

[

[

[

[

[ 14 ]

[ 15 ]

[ 16 ]

[ 17 ]

[ 29 ]

[ 31 ]

[ 23 ]

[ 18 ]

[ 19 ]

[ 32 ]

[

[ 20 ]

[ 34 ]

[ 35 ]

[ 21 ]

[ 36 ]

[ 37 ]

[ 38 ]

[ 22 ]

[

[ 40 ]

[ 41 ]。

[ 24 ]

[ 25 ]

[ 42 ]

[ 43 ]

[ 44 ]

概要

ライセンス

シリコンカスタマイズ

命令セット

非推奨

Cortex-M0

チップス

Cortex-M0+

チップス

皮質M1

チップス

皮質M3

チップス

皮質M4

チップス

皮質M7

チップス

皮質M23

チップス

皮質M33

チップス

Cortex-M35P

チップス

皮質M52

チップス

コルテックスM55

チップス

Cortex-M85

チップス

開発ツール

文書

関連項目

参考文献

さらに読む

外部リンク

関連するトピック

NXP

エナジーマイクロ

Die (integrated circuit)

STM32