86 の

86 の

デザイナー	インテル、AMD
ビット	16ビット、32ビット、64ビット
紹介された	1978 (16 ビット)、1985 (32 ビット)、2003 (64 ビット)
デザイン	CISC
タイプ	レジスターメモリ
エンコーディング	変数（1〜15バイト）
分岐	条件コード
エンディアン	少し
ページサイズ	8086 – i286 : なし i386、i486 : 4 KB ページ P5 Pentium : 4 MB ページを追加 (レガシーPAE : 4 KB→2 MB) x86-64 : 1 GB ページを追加
拡張機能	x87、IA-32、x86-64、MMX、3DNow!、SSE、MCA、ACPI、SSE2、NXビット、SMT、SSE3、SSSE3、SSE4、SSE4.2、AES-NI、CLMUL、SM3、SM4、RDRAND、SHA、MPX、SME、SGX、XOP、F16C、ADX、BMI、FMA、AVX、AVX2、AVX-VNNI、AVX512、AVX10、AMX、VT-x、VT-d、AMD-V、AMD-Vi、TSX、ASF、TXT、APX
開ける	部分的には可能です。一部の高度な機能については、x86 では Intel からのライセンスが必要になる場合があります。x86-64 では AMD からの追加ライセンスが必要になる場合があります。Pentium Proプロセッサ (およびNetBurst ) は 21 年以上市場に出回っているため[1] 、特許請求の対象にはなりません。したがって、x86 アーキテクチャのi686サブセットは完全にオープンです。Opteron 1000 シリーズ プロセッサは 21 年以上市場に出回っているため[2]、特許請求の対象にはなりません。したがって、x86 アーキテクチャのAMD K8サブセットは完全にオープンです。
レジスター
汎用	16ビット: 6つの半専用レジスタ、BPとSPは汎用ではない 32 ビット: EBP と ESP を含む 8 つの GPR 64 ビット: RBP と RSP を含む 16 個の GPR
浮動小数点	16ビット: オプションの独立したx87 FPU 32 ビット: オプションの独立または統合x87 FPU、後続のプロセッサでは統合SSEユニット 64 ビット: x87およびSSE2ユニットを統合し、その後の実装ではAVX2およびAVX512に拡張されました。

x86 （ 80x86 ^[3]または8086ファミリ^[4]とも呼ばれる）は、Intelが当初開発した複合命令セットコンピュータ（CISC）命令セットアーキテクチャ^[a]のファミリであり、8086マイクロプロセッサとその8ビット外部バスバリアントである8088に基づいています。8086 は、 8ビットのIntel 8080マイクロプロセッサの完全な16ビット拡張として1978年に導入され、メモリセグメンテーションは、プレーンな16ビットアドレスでカバーできる以上のメモリをアドレス指定するためのソリューションでした。「x86」という用語は、Intel 8086プロセッサの後継機のいくつかの名前が「 86」で終わることから生まれました。これには、80186、80286、80386、80486が含まれます。口語的には、それらの名前は「186」、「286」、「386」、「486」でした。

この用語はIBM PC互換性と同義ではありません。これは他の多数のコンピュータハードウェアを意味するからです。組み込みシステムや汎用コンピュータは、PC互換機市場が始まる前からx86チップを使用していました^[b] 。その一部はIBM PC（1981年）の登場前から使用されていました。

2022年6月現在^{[アップデート]}、販売されているデスクトップパソコンとノートパソコンのほとんどはx86アーキテクチャファミリーをベースにしていますが、^[5]スマートフォンやタブレットなどのモバイルカテゴリーではARMが主流となっています。ハイエンドでは、x86が引き続き計算集約型のワークステーションやクラウドコンピューティングの分野で優位に立っています。^[6]

8088と80286 がまだ一般的に使用されていた1980 年代から 1990 年代初頭にかけて、x86 という用語は通常、8086 互換の CPU を表していました。しかし、今日では、 x86 は通常、80386の32 ビット 命令セットとのバイナリ互換性を意味します。これは、この命令セットが多くの最新のオペレーティング システムで最低限必要な標準となっているためであり、また、この用語が一般的になったのは 1985 年の 80386 の導入後であるためと考えられます。

8086 と 8088 の導入から数年後、インテルは、野心的だが不運なインテル iAPX 432プロセッサの「iAPX」をより成功した 8086 ファミリのチップに試用し、その命名体系と用語に若干の複雑さを加えた。 ^[c]一種のシステム レベルのプレフィックスとして適用された。8087 や 8089 などのコプロセッサと、より単純なインテル固有のシステム チップを含む 8086 システム[ d ]は、 iAPX ⁸⁶システムと説明された。^{[7] [e]}また、iRMX (オペレーティング システム)、iSBC (シングル ボード コンピュータ)、iSBX (8086 アーキテクチャに基づくマルチモジュール ボード) という用語もあり、これらはすべてMicrosystem 80という見出しの下にまとめられていた。^{[8] [9]}ただし、この命名体系は極めて一時的なもので、1980 年代初頭の数年間しか続かなかった。^[f]

8086は主に組み込みシステムや小規模なマルチユーザーまたはシングルユーザーコンピュータ向けに開発されましたが、主に8080互換のZilog Z80の成功に応えて開発されましたが、^[10] x86ラインはすぐに機能と処理能力が拡大しました。今日、x86は据え置き型とポータブル型の両方のパーソナルコンピュータに広く普及しており、ミッドレンジコンピュータ、ワークステーション、サーバー、およびTOP500リストのほとんどの新しいスーパーコンピュータ クラスタでも使用されています。多数のx86オペレーティングシステムを含む大量のソフトウェアがx86ベースのハードウェアを使用しています。

ただし、最新のx86は組み込みシステムでは比較的珍しく、小型の低電力アプリケーション（小さなバッテリーを使用）や、家電製品や玩具などの低コストのマイクロプロセッサ市場では、x86の存在感がほとんどありません。^{[g]ここでは、シンプルな8ビットおよび16ビットベースのアーキテクチャが一般的であり、} RISC-VなどのよりシンプルなRISCアーキテクチャも一般的ですが、x86互換のVIA C7、VIA Nano、AMDのGeode、Athlon Neo、Intel Atomは、比較的低電力で低コストのセグメントで使用される32ビットおよび64ビット設計の例です。

インテルを含む複数の企業が、最初の単純な 8 ビット マイクロプロセッサから直接設計された「洗練されていない」x86 アーキテクチャの市場支配を終わらせようと試みてきました。その例としては、iAPX 432 (当初はインテル 8800 ^[11]という名前だったプロジェクト)、インテル 960、インテル 860、インテル/ヒューレット パッカードItaniumアーキテクチャがあります。しかし、x86マイクロアーキテクチャ、回路、半導体製造の継続的な改良により、多くの分野で x86 を置き換えることは困難です。AMD による x86 の 64 ビット拡張 (インテルは最終的に互換性のある設計で対応しました) ^[12]と、最新のマルチコア CPU の形での x86 チップのスケーラビリティは、確立された業界標準の継続的な改良がまったく新しいアーキテクチャとの競争に抵抗できる例として x86 を強調しています。^[13]

以下の表は、x86 ファミリのさまざまなアーキテクチャを実装するプロセッサ モデルとモデル シリーズを時系列で示しています。各項目は、大幅に改善された、または商業的に成功したプロセッサ マイクロアーキテクチャ設計を特徴としています。

様々な時期に、IBM、VIA、NEC、^[h] AMD、TI、STM、富士通、OKI、Siemens、Cyrix、Intersil、C&T、NexGen、UMC、DM&Pなどの企業が、パーソナルコンピュータや組み込みシステム向けのx86^{プロセッサ}(CPU)の設計または製造を開始しました。 x86 またはx87プロセッサを設計または製造したその他の企業には、 ITT Corporation、National Semiconductor、 ULSI System Technology 、Weitekなどがあります。

このような x86 実装は単純なコピーであることはめったになく、多くの場合、異なる内部マイクロアーキテクチャと、電子レベルおよび物理レベルでの異なるソリューションを採用していました。当然のことながら、初期の互換マイクロプロセッサは 16 ビットであり、32 ビット設計はずっと後になってから開発されました。パーソナル コンピュータ市場では、1990 年頃にi386およびi486互換プロセッサが登場し、Intel のオリジナル チップに似た名前が付けられることが多くなりました。

完全にパイプライン化された i486の後、1993 年にIntel は新しいスーパースカラーx86 設計セットにPentiumブランド名 (数字と異なり商標登録が可能)を導入しました。x86 の命名スキームが法的に承認されたため、他の x86 ベンダーは x86 互換製品に別の名前を選択する必要があり、当初は番号付けスキームのバリエーションを継続することを選択したベンダーもありました。IBMはCyrixと提携して5x86 を製造し、その後、非常に効率的なCyrix 設計の6x86 (M1) および6x86 MX ( MII ) ラインを製造しました。これらは、レジスタの名前変更を実装して投機的実行を可能にした最初の x86 マイクロプロセッサでした。

一方、AMD は、先進的だが遅れていた5k86 ( K5 ) を設計、製造しました。これは、内部的には AMD の以前の29K RISC設計を厳密にベースとしていました。NexGenのNx586と同様に、専用のパイプライン ステージが x86 命令を均一で簡単に処理できるマイクロ操作にデコードするという戦略を採用しており、この方法は今日に至るまでほとんどの x86 設計の基礎となっています。

これらのマイクロプロセッサの初期バージョンには、放熱の問題がありました。6x86 もいくつかの小さな互換性の問題の影響を受け、Nx586には浮動小数点ユニット(FPU) と (当時は重要だった) ピン互換性がありませんでした。一方、 K5 は(最終的に) 導入されたとき、パフォーマンスがやや期待外れでした。

K5 はPentium との互換性が非常に高く、6x86は整数コードでは Pentium よりも大幅に高速であったにもかかわらず、顧客が Pentium シリーズの代替品を知らなかったため、これらの設計は比較的失敗に終わりました。 ^[j] AMD はその後、 K6プロセッサ セットで本格的な競争相手に成長しましたが、これは非常に成功したAthlonとOpteronに取って代わられました。

他にもCentaur Technology (旧IDT )、Rise Technology、Transmetaなどの競合企業がありました。Centaur社が設計したVIA Technologiesのエネルギー効率に優れたC3およびC7プロセッサは、2005 年の発売後、長年にわたって販売されました。 Centaur の 2008 年の設計であるVIA Nanoは、スーパースカラーと投機的実行を備えた同社初のプロセッサでした。 これは、Intel がP5 Pentiumに続く初の「インオーダー」プロセッサであるIntel Atom を発表したのとほぼ同時期 (2008 年) に発表されました。

オリジナルのx86命令セットには長年にわたり多くの追加機能や拡張機能が加えられてきたが、ほぼ一貫して完全な下位互換性が保たれている。^{[k]このアーキテクチャ・ファミリは、Intel、} Cyrix、AMD、VIA Technologies、その他多くの企業のプロセッサに実装されている。また、Zet SoCプラットフォーム（現在は非アクティブ）などのオープン実装もある。^[16]ただし、これらのうちx86アーキテクチャ・ライセンスを保有しているのはIntel、AMD、VIA Technologies、DM&P Electronicsのみであり、これらのうち最初の2社のみが最新の64ビット設計を積極的に生産しており、x86プロセッサにおけるIntelとAMDの「複占」と呼ばれる状況につながっている。

しかし、2014年に、中国企業とVIA Technologiesの合弁会社である上海に拠点を置く中国企業Zhaoxinが、デスクトップおよびラップトップ向けのVIAベースのx86プロセッサの設計を開始しました。AMDやIntelのチップほど高速ではありませんが、それでも最先端のx86プロセッサ（KX-7000など）の最新の「 ^{7 」ファミリ[17]}のリリースは2021年に計画されていましたが、2022年3月時点でリリースされていませんでした。^[19]

命令セットアーキテクチャは、 2 度にわたってワードサイズを拡大してきています。1985 年に Intel は 32 ビットの 80386 (後に i386 として知られる) をリリースし、その後数年間でコンピューター (組み込みシステムでは通常使用されません) の以前の 16 ビットチップを徐々に置き換えていきました。この拡張プログラミングモデルは当初i386 アーキテクチャ(最初の実装と同じ)と呼ばれていましたが、Intel は後に(無関係の) IA-64アーキテクチャを発表した際にこれをIA-32と名付けました。

1999年から2003年にかけて、AMDはこの32ビットアーキテクチャを64ビットに拡張し、初期の文書ではx86-64 、後にAMD64と呼んだ。IntelはすぐにAMDのアーキテクチャ拡張をIA- 32eという名前で採用し、後にEM64Tという名前を使用し、最終的にIntel 64を使用した。MicrosoftとSun Microsystems / Oracleも「x64」という用語を使用しており、多くのLinuxディストリビューションとBSDも「amd64」という用語を使用している。たとえば、Microsoft Windowsは32ビットバージョンを「x86」、64ビットバージョンを「x64」と指定しているが、64ビットWindowsバージョンのインストールファイルは「AMD64」というディレクトリに配置する必要がある。^[20]

2023年、インテルはX86S（旧称X86-S）と呼ばれるアーキテクチャの大幅な変更を提案した。X86SのSは「簡素化」を意味し、従来の実行モードと命令のサポートを削除することを目的としていた。この提案を実装するプロセッサは、ロングモードで直接実行を開始し、64ビットオペレーティングシステムのみをサポートする。32ビットコードはリング3で実行されるユーザーアプリケーションでのみサポートされ、ロングモードと同じ簡略化されたセグメンテーションを使用する。^{[21] [22]} 2024年12月、インテルはこのプロジェクトをキャンセルした。^[23]

x86 アーキテクチャは可変長命令で、主に下位互換性を重視した「 CISC 」設計です。ただし、命令セットは一般的な CISC ではなく、基本的には単純な 8 ビット8008および8080アーキテクチャの拡張バージョンです。バイト アドレッシングが有効になっており、ワードはリトル エンディアンのバイト順序でメモリに格納されます。ほぼすべての命令で、アラインされていないアドレスへのメモリ アクセスが許可されています。整数演算とメモリ アドレス (またはオフセット)の最大ネイティブ サイズは、アーキテクチャの世代に応じて 16、32、または 64 ビットです (新しいプロセッサでは、より小さな整数も直接サポートされています)。後続の世代で使用されている SIMD ユニットを介して、複数のスカラー値を同時に処理できます (詳細は後述)。^[l]即値アドレッシング オフセットと即値データは、-128..127 の範囲で十分な場合やコンテキストが頻繁に発生する場合は、8 ビットの量として表現できます。したがって、一般的な命令の長さは 2 バイトまたは 3 バイトです (ただし、一部ははるかに長く、一部は 1 バイトです)。

さらにエンコード スペースを節約するため、ほとんどのレジスタは3 ビットまたは 4 ビットのオペコードで表現されます。後者は 64 ビット モードではオペコード プレフィックスを介して表現されますが、命令のオペランドは最大で 1 つしかメモリ ロケーションにできません。 ^[m]ただし、このメモリ オペランドはデスティネーション (またはソースとデスティネーションの組み合わせ) になる場合もあり、もう一方のオペランド (ソース) はレジスタまたは即値のいずれかになります。他の要因の中でも、これは 8 ビット マシンに匹敵するコード サイズに貢献し、命令キャッシュ メモリを効率的に使用できます。汎用レジスタの数が比較的少ないため (これも 8 ビットの祖先から継承)、レジスタ相対アドレス指定 (小さな即値オフセットを使用) は、特にスタック上のオペランドにアクセスするための重要な方法になっています。そのため、このようなアクセスをレジスタ アクセスと同じくらい高速にすること、つまり、アクセスされたデータがトップレベル キャッシュで使用できるほとんどの状況で 1 サイクルの命令スループットにすることに多くの作業が費やされてきました。

オリジナルの8086用に、80 ビットの内部レジスタを備えた専用の浮動小数点プロセッサ8087が開発されました。このマイクロプロセッサはその後、拡張された80387に発展し、その後のプロセッサでは、メインプロセッサと同じマイクロプロセッサ上にこの機能の下位互換性のあるバージョンが組み込まれました。これに加えて、最近の x86 設計にはSIMDユニット (下記のSSE を参照) も含まれており、命令は (1 つまたは 2 つの) 128 ビット ワードに対して並列に動作できます。各ワードには、2 つまたは 4 つの浮動小数点数(それぞれ 64 ビットまたは 32 ビット幅)、あるいは 2、4、8、16 個の整数 (それぞれ 64、32、16、8 ビット幅) が含まれます。

ワイド SIMD レジスタの存在は、既存の x86 プロセッサが 1 つの命令で最大 128 ビットのメモリ データをロードまたは保存できることを意味します。また、128 ビット全体の量に対してビット単位の演算 (ただし、整数演算^{[n] は不可) を並列に実行することもできます。Intel の}Sandy Bridgeプロセッサは、Advanced Vector Extensions (AVX) 命令を追加し、SIMD レジスタを 256 ビットに拡張しました。Knights Corner Xeon Phiプロセッサによって実装された Intel Initial Many Core 命令と、 Knights Landing Xeon Phi プロセッサおよびSkylake-Xプロセッサによって実装されたAVX-512命令は、512 ビット幅の SIMD レジスタを使用します。

実行中、現在のx86プロセッサは、ほとんどの命令をマイクロ操作と呼ばれる小さな部分に分割するために、いくつかの追加のデコード手順を採用しています。これらは、x86セマンティクスに準拠してバッファリングおよびスケジュール設定する制御ユニットに渡され、複数の（多かれ少なかれ特化された）実行ユニットの1つによって部分的に並列に実行されます。これらの最新のx86設計は、パイプライン化され、スーパースカラーであり、アウトオブオーダー実行や投機的実行（分岐予測、レジスタ名の変更、メモリ依存予測経由）も可能です。つまり、複数の（部分的または完全な）x86命令を同時に実行でき、必ずしも命令ストリームで指定された順序と同じ順序で実行する必要はありません。^[24] 一部のIntel CPU（Xeon Foster MP、一部のPentium 4、一部のNehalem以降のIntel Coreプロセッサ）およびAMD CPU（ Zen以降）は、コアごとに2つのスレッドで同時マルチスレッドも可能です（Xeon Phiはコアごとに4つのスレッド）。一部の Intel CPU はトランザクション メモリ( TSX ) をサポートしています。

1990 年代半ばに導入されたこの方法は、マーケティング上の理由から「RISC コア」または「RISC 変換」と呼ばれることもありましたが、これはこれらのマイクロ操作が特定の種類の RISC 命令といくつかの特性を共有しているためでもあります。ただし、従来のマイクロコード(1950 年代から使用) も本質的に同じ特性を多く共有しています。新しい方法は、マイクロ操作への変換が非同期で行われるようになった点が主な違いです。実行ユニットをデコード手順と同期させる必要がないため、(バッファリングされた) コード ストリームをさらに分析できる可能性が広がり、複数の実行ユニットに同時に供給して並列に実行できる操作を検出できます。

最新のプロセッサは、適切な場合にはその逆の処理も行います。つまり、特定の x86 シーケンス (比較の後に条件付きジャンプが続くなど) を、実行モデルにより適合するより複雑なマイクロオペレーションに組み合わせて、より高速に実行したり、より少ないマシンリソースで実行したりします。

パフォーマンスを向上させるもう1つの方法は、デコードされたマイクロオペレーションをキャッシュすることです。これにより、プロセッサは、再度デコードする代わりに、特別なキャッシュからデコードされたマイクロオペレーションに直接アクセスできます。Intelは、NetBurstマイクロアーキテクチャ（Pentium 4プロセッサ用）の実行トレースキャッシュ機能でこのアプローチを採用し、後にデコードストリームバッファ（Sandy Bridge以降のCoreブランドのプロセッサ用）でも採用しました。^[25]

Transmeta は、Crusoe x86 互換 CPUでまったく異なる方法を採用しました。ジャストインタイム変換を使用して、x86 命令を CPU のネイティブVLIW命令セットに変換しました。Transmeta は、このアプローチにより、CPU が従来の x86 実装の複雑なデコード手順を省略できるため、より電力効率の高い設計が可能になると主張しました。

16ビットプロセッサモードのアドレッシングモードは、次の式でまとめることができます。 ^{[26] [27]}

${\displaystyle {\begin{matrix}{\mathtt {CS}}:\\{\mathtt {DS}}:\\{\mathtt {SS}}:\\{\mathtt {ES}}:\end{matrix}}\ \ {\begin{pmatrix}\\{\begin{bmatrix}{\mathtt {BX}}\\{\mathtt {BP}}\end{bmatrix}}+{\begin{bmatrix}{\mathtt {SI}}\\{\mathtt {DI}}\end{bmatrix}}\\\\\\end{pmatrix}}+{\rm {変位}}}$

32ビットx86プロセッサモードのアドレッシングモード^[28]は、次の式でまとめることができます。^[29]

${\displaystyle {\begin{matrix}{\mathtt {CS}}:\\{\mathtt {DS}}:\\{\mathtt {SS}}:\\{\mathtt {ES}}:\\{ \mathtt {FS}}:\\{\mathtt {GS}}:\end{行列}}\ \ {\begin{bmatrix}{\mathtt {EAX}}\\{\mathtt {EBX}}\\{\mathtt {ECX}}\\{\mathtt {EDX}}\\{\mathtt {ESP}}\\{\mathtt {EBP}}\ \{\mathtt {ESI}}\\{\mathtt {EDI}}\end{bmatrix}}+{\begin{pmatrix}\\{\begin{bmatrix}{\mathtt {EAX}}\\{\mathtt {EBX}}\\{\mathtt {ECX}}\\{\mathtt {EDX}}\\{\mathtt {EBP}}\\{\mathtt {ESI}}\\{\mathtt {EDI}}\end{bmatrix}}*{\begin {bmatrix}1\\2\\4\\8\end{bmatrix}}\\\\\end{pmatrix}}+{\rm {変位}}}$

64ビットプロセッサモードのアドレス指定モードは、次の式でまとめることができます。^[29]

${\displaystyle {\begin{Bmatrix}\\{\begin{matrix}{\mathtt {FS}}:\\{\mathtt {GS}}:\end{matrix}}\ \ {\begin{bmatrix}\vdots \\{\mathtt {GPR}}\\\vdots \end{bmatrix}}+{\begin{pmatrix}\\{\begin{bmatrix}\vdots \\{\mathtt {GPR}}\\\vdots \\\end{bmatrix}}*{\begin{bmatrix}1\\2\\4\\8\end{bmatrix}}\\\\\\end{pmatrix}}\\\\\hline \\{\begin{matrix}{\mathtt {RIP}}\end{matrix}}\\\\\end{Bmatrix}}+{\rm {変位}}}$

64ビットコードにおける命令相対アドレッシング（RIP + 変位、RIPは命令ポインタレジスタ）は、位置独立コード（一部のオペレーティングシステムの共有ライブラリで使用される）の実装を簡素化します。^[30]

8086は64 KBの8ビット（または32Kワードの16ビットI /O空間とコンピュータ ハードウェアによってサポートされるメモリ内の64 KB (1 セグメント)スタック。スタックにプッシュできるのはワード (2 バイト) のみです。スタックは数値的に小さいアドレスに向かって大きくなり、SS:SP は最後にプッシュされた項目を指します。ハードウェアとソフトウェアの両方から呼び出すことができる割り込みは 256 個あります。割り込みはスタックを使用して戻りアドレスを保存することでカスケードできます。

オリジナルのIntel 8086および8088には、16ビットのレジスタが 14 個あります。そのうち 4 つ (AX、BX、CX、DX) は汎用レジスタ (GPR) ですが、それぞれに追加の目的がある場合があります。たとえば、ループ命令でカウンタとして使用できるのは CX だけです。それぞれは 2 つの別々のバイトとしてアクセスできます (したがって、BX の上位バイトは BH として、下位バイトは BL としてアクセスできます)。2 つのポインタ レジスタには特別な役割があります。SP (スタック ポインタ) はスタックの「最上部」を指し、 BP (ベース ポインタ) はスタック内の他の場所 (通常はローカル変数より上) を指すためによく使用されます (フレーム ポインタを参照)。レジスタ SI、DI、BX、BP はアドレス レジスタであり、配列のインデックスにも使用できます。

メモリ アドレスを形成するために、4 つの「セグメント レジスタ」 (CS、DS、SS、ES) のうちの 1 つが使用されます。オリジナルの 8086/8088/80186/80188 では、すべてのアドレスはセグメント レジスタと汎用レジスタの 1 つから構築されていました。たとえば、ds:si は、16 ビットではなく 20 ビットのアドレス指定を可能にするために [16 * ds + si] として形成されたアドレスの表記ですが、これは後のプロセッサで変更されました。当時は、特定の組み合わせのみがサポートされていました。

FLAGSレジスタには、キャリーフラグ、オーバーフローフラグ、ゼロフラグなどのフラグが含まれています。最後に、命令ポインタ（IP）は、メモリからフェッチされて実行される次の命令を指します。このレジスタはプログラムから直接アクセス（読み取りまたは書き込み）することはできません。^[31]

Intel 80186と80188は、本質的にはそれぞれ 8086 または 8088 CPU をアップグレードしたもので、オンチップ周辺機器が追加されており、8086 および 8088 と同じ CPU レジスタ (周辺機器用のインターフェイス レジスタに加えて) を備えています。

8086、8088、80186、80188 は、オプションの浮動小数点コプロセッサ8087を使用できます。8087 は、プログラマーには CPU の一部のように見え、8 つの 80 ビット幅レジスタ st(0) から st(7) が追加されます。各レジスタは、32 ビット、64 ビット、または 80 ビットの浮動小数点、16 ビット、32 ビット、または 64 ビット (2 進) 整数、および 80 ビットのパック 10 進整数の 7 つの形式のいずれかで数値データを保持できます。^{[9] : S-6、S-13..S-15}また、 fstsw命令でアクセスできる独自の 16 ビット ステータス レジスタもあり、そのビットの一部を通常の FLAGS にコピーして分岐に使用するのが一般的です。^[32]

Intel 80286では、保護モードをサポートするために、3 つの特殊レジスタが記述子テーブル アドレス (GDTR、LDTR、IDTR ) を保持し、4 番目のタスク レジスタ (TR) がタスクの切り替えに使用されます。80287 は80286の浮動小数点コプロセッサであり、8087 と同じレジスタを持ち、同じデータ形式を持っています。

32 ビット80386プロセッサの登場により、16 ビットの汎用レジスタ、ベース レジスタ、インデックス レジスタ、命令ポインタ、およびFLAGS レジスタが32 ビットに拡張されましたが、セグメント レジスタは拡張されませんでした。命名法では、 x86 アセンブリ言語のレジスタ名に「拡張」の「 E 」を接頭辞として付けることでこれを表現しました。したがって、AX レジスタは新しい 32 ビット EAX レジスタの下位 16 ビットに対応し、SI は ESI の下位 16 ビットに対応するなどです。汎用レジスタ、ベース レジスタ、およびインデックス レジスタはすべて、アドレッシング モードのベースとして使用でき、スタック ポインタを除くすべてのレジスタは、アドレッシング モードのインデックスとして使用できます。

2 つの新しいセグメント レジスタ (FS と GS) が追加されました。レジスタ、命令、オペランドの数が増えたことで、マシン コード形式が拡張されました。下位互換性を保つために、実行可能コードを含むセグメントは、16 ビットまたは 32 ビットの命令のいずれかを含むものとしてマークできます。特別なプレフィックスを使用すると、16 ビット セグメントに 32 ビット命令を含めたり、その逆を行ったりできます。

80386にはオプションの浮動小数点コプロセッサ80387があり、 8087や80287と同様にst(0)からst(7)までの8つの80ビット幅レジスタを持っていました^{[33] 。80386は80287コプロセッサも使用できました[34]} 。80486とその後のすべてのx86モデルでは、浮動小数点処理装置(FPU)がオンチップに統合されています。

Pentium MMXでは、8つの64ビットMMX整数ベクトルレジスタ（MM0からMM7、80ビット幅のFPUスタックと下位ビットを共有する）が追加されました。^[35] Pentium IIIでは、Intelは32ビットのストリーミングSIMD拡張（SSE）制御/ステータスレジスタ（MXCSR）と8つの128ビットSSE浮動小数点レジスタ（XMM0からXMM7）を追加しました。^[36]

AMD Opteronプロセッサ以降、x86 アーキテクチャは、16 ビットから 32 ビットへの拡張と同様の方法で、32 ビット レジスタを 64 ビット レジスタに拡張しました。Rプレフィックス (「レジスタ」の略) は、64 ビット レジスタ (RAX、RBX、RCX、RDX、RSI、RDI、RBP、RSP、RFLAGS、RIP) を識別し、 x86-64の作成時に 8 つの追加の 64 ビット汎用レジスタ (R8 ～ R15) も導入されました。また、さらに 8 つの SSE ベクター レジスタ (XMM8 ～ XMM15) が追加されました。ただし、これらの拡張機能は、ロング モードでのみ使用可能な 2 つのモードのうちの 1 つである 64 ビット モードでのみ使用できます。アドレッシング モードは 32 ビット モードから大幅に変更されていませんが、アドレッシングが 64 ビットに拡張され、仮想アドレスが 64 ビットに符号拡張され (仮想アドレスでモード ビットを使用できないようにするため)、その他のセレクタの詳細が大幅に削減されました。さらに、RIP (命令ポインタ) を基準としたメモリ参照を可能にするアドレッシング モードが追加され、一部のオペレーティング システムの共有ライブラリで使用される位置独立コードの実装が容易になりました。

SIMD レジスタ XMM0～XMM15 ( AVX-512がサポートされている場合は XMM0～XMM31)。

SIMD レジスタ YMM0～YMM15 ( AVX-512がサポートされている場合は YMM0～YMM31 )。各 YMM レジスタの下位半分は、対応する XMM レジスタにマップされます。

SIMD レジスタ ZMM0 ～ ZMM31。各 ZMM レジスタの下位半分は、対応する YMM レジスタにマップされます。

保護モードを備えた x86 プロセッサ(80286 以降のプロセッサ) には、3 つの記述子レジスタ (GDTR、LDTR、IDTR ) とタスク レジスタ (TR) もあります。

32 ビット x86 プロセッサ (80386 以降) には、制御レジスタ(CR0 ～ 4、64 ビットのみ CR8)、デバッグ レジスタ(DR0 ～ 3、および 6 と 7)、テスト レジスタ(TR3 ～ 7、80486 のみ)、モデル固有レジスタ(MSR、Pentium ^{[o]で登場) など}のさまざまな特殊レジスタやその他レジスタも含まれています。

AVX-512には、ベクトル レジスタ内の要素を選択するための 8 つの追加の 64 ビット マスク レジスタ K0 ～ K7 があります。ベクトル レジスタと要素の幅に応じて、特定の命令ではマスク レジスタのビットのサブセットのみが使用される場合があります。

メイン レジスタ (命令ポインタを除く) は、32 ビット バージョンと 64 ビット バージョンの命令セットでは「汎用」であり、何にでも使用できますが、当初は次の目的で使用されることが想定されていました。

• AL/AH/AX/EAX/RAX: アキュムレーター
• CL/CH/CX/ECX/RCX: カウンター（ループや文字列で使用）
• DL/DH/DX/EDX/RDX: アキュムレータの精度を拡張します (例: 32 ビット EAX と EDX を組み合わせて 32 ビット コードで 64 ビット整数演算を実行します)
• BL/BH/BX/EBX/RBX: 基本インデックス（配列で使用）
• SP/ESP/RSP: スタックの最上位アドレスのスタック ポインター。
• BP/EBP/RBP: 現在のスタック フレームのアドレスを保持するためのスタック ベース ポインター。
• SI/ESI/RSI:文字列操作のソース インデックス。
• DI/EDI/RDI:文字列操作の宛先インデックス。
• IP/EIP/RIP: 命令ポインタ。プログラム カウンター、つまり次の命令のアドレスを保持します。

セグメントレジスタ:

• CS: コード
• DS: データ
• SS: スタック
• ES: 追加データ
• FS: 追加データ #2
• GS: 追加データ #3

64 ビット モードでのみ使用可能な他の 8 つのレジスタについては、特別な目的は想定されていません。

一部の命令は、これらのレジスタを設計目的に使用すると、より効率的にコンパイルおよび実行されます。たとえば、AL をアキュムレータとして使用し、それに即値バイトを追加すると、効率的なAL への加算 オペコード04h が生成されますが、BL レジスタを使用すると、汎用的でより長いレジスタへの加算オペコード 80C3h が生成されます。もう 1 つの例は、AX レジスタと DX レジスタでのみ機能する倍精度の除算と乗算です。

現代のコンパイラは、レジスタを均一に（ミニコンピュータのように）扱えるsibバイト（スケール インデックス ベース バイト）の導入の恩恵を受けています。しかし、sib バイトを普遍的に使用することは最適ではありません。必要なときに選択的に使用するよりも長いエンコードが生成されるからです。（sib バイトの主な利点は、それが提供する直交性とより強力なアドレッシング モードです。これにより、命令を節約でき、インデックスのスケーリングなどのアドレス計算にレジスタを使用できます。）一部の特殊命令は、ハードウェア設計で優先順位を失い、同等の小さなコード シーケンスよりも遅くなりました。顕著な例は、LODSW 命令です。

注: ?PL レジスタは 64 ビット モードでのみ使用できます。

注: ?IL レジスタは 64 ビット モードでのみ使用できます。

リアルアドレスモード^{[37]は、一般にリアルモードと呼ばれ、} 8086以降のx86互換CPUの動作モードです。リアルモードの特徴は、20ビットのセグメント化されたメモリアドレス空間（つまり、 1MiBをわずかに超えるメモリしかアドレス指定できない^[p]）、周辺ハードウェアへの直接ソフトウェアアクセス、ハードウェアレベルでのメモリ保護やマルチタスクの概念がないことです。80286シリーズ以降のすべてのx86 CPUは、電源投入時にリアルモードで起動します。80186 CPUおよびそれ以前のバージョンには、後のチップのリアルモードに相当する動作モードが1つしかありませんでした。（IBM PCプラットフォームでは、BIOSがリアルモード用に記述されているため、IBM BIOSルーチンへの直接ソフトウェアアクセスはリアルモードでのみ可能です。ただし、これはx86 CPUの特性ではなく、IBM BIOSの設計によるものです。）

64 KB を超えるメモリを使用するには、セグメント レジスタを使用する必要があります。これにより、コンパイラ実装者にとって大きな問題が生じました。コンパイラ実装者は、セグメント アーキテクチャの暗黙的な性質をさまざまな程度に活用するために、「near」、「far」、「huge」などの奇妙なポインタ モードを導入しました。一部のポインタには暗黙のセグメント内に 16 ビットのオフセットが含まれ、他のポインタにはセグメント アドレスとセグメント内のオフセットが含まれます。 4 つのセグメント レジスタをすべて 1 回設定し、16 ビット オフセット (オプションでデフォルト セグメント オーバーライド プレフィックスを使用) のみを使用してメモリをアドレス指定することにより、コードとデータに最大 256 KB、コードに最大 64 KB のメモリを使用することが技術的には可能ですが、これにより、データのアドレス指定方法とメモリ オペランドの組み合わせ方法に大幅な制限が課せられ、16 ビット アドレス空間を持つ以前の 8 ビット プロセッサから移植されていない新しいプログラムでは、個別のデータ項目 (配列、構造体、コード ユニットなど) を個別のセグメントに含め、独自のセグメント アドレスでアドレス指定するという Intel 設計者のアーキテクチャ上の意図に違反します。

Unreal モードは、一部の 16 ビットオペレーティング システムと一部の 32 ビットブート ローダーで使用されます。

システム管理モード (SMM) は、オペレーティング システムやアプリケーション ソフトウェアではなく、システム ファームウェア ( BIOS / UEFI ) によってのみ使用されます。SMM コードは SMRAM で実行されます。

リアルモードに加えて、Intel 80286 はプロテクトモードもサポートしており、アドレス指定可能な物理メモリを 16 MBに、アドレス指定可能な仮想メモリを1  GBに拡張し、プログラムが互いに破損するのを防ぐプロテクトメモリを提供しています。これは、メモリに格納されている記述子テーブルにインデックスを格納するためだけにセグメントレジスタを使用することで実現されています。このようなテーブルには、グローバル記述子テーブル(GDT) とローカル記述子テーブル(LDT) の 2 つがあり、それぞれ最大 8192 個のセグメント記述子を保持し、各セグメントから 64 KB のメモリにアクセスできます。80286 では、セグメント記述子は 24 ビットのベースアドレスを提供し、このベースアドレスに 16 ビットのオフセットを追加して絶対アドレスを作成します。テーブルのベースアドレスは、リアルモードでセグメントレジスタのリテラル値が果たすのと同じ役割を果たします。セグメントレジスタは、直接レジスタから間接レジスタに変換されています。各セグメントには、ハードウェアベースのコンピュータセキュリティに使用される4 つのリングレベルのいずれかを割り当てることができます。各セグメント記述子には、セグメントで使用できる最大オフセットを指定するセグメント制限フィールドも含まれています。オフセットは16ビットであるため、80286保護モードではセグメントはそれぞれ64KBに制限されています。^[38]

保護モードでセグメント レジスタがロードされるたびに、80286 はメモリから 6 バイトのセグメント記述子を隠し内部レジスタ セットに読み込む必要があります。したがって、保護モードでのセグメント レジスタのロードはリアル モードよりも大幅に遅くなり、セグメントを頻繁に変更することは避ける必要があります。保護モード セグメントを使用した実際のメモリ操作は、命令実行と並行してセグメント制限に対するオフセットをチェックするハードウェアが 80286 以降に備わっているため、それほど遅くなりません。

Intel 80386 は、オフセットと各セグメント記述子のセグメント制限フィールドを 32 ビットに拡張し、セグメントがメモリ空間全体に広がるようにしました。また、保護モードでのページングのサポートも導入されました。これは、ページ化された仮想メモリ(ページ サイズ 4 KB)の使用を可能にするメカニズムです。ページングにより、CPU は仮想メモリ空​​間の任意のページを物理メモリ空間の任意のページにマップできます。これを行うには、ページ テーブルと呼ばれるメモリ内の追加のマッピング テーブルを使用します。80386 の保護モードは、ページングを有効または無効にして動作できます。セグメンテーション メカニズムは常にアクティブで、ページング メカニズムが有効になっている場合は、仮想アドレスが生成されます。セグメンテーション メカニズムは、すべてのセグメントのベース アドレスを 0 に設定し、サイズ制限をアドレス空間全体に設定することで、事実上無効にすることもできます。この場合も、最小サイズのセグメント記述子テーブル (4 つの記述子のみ) が必要です (FS セグメントと GS セグメントを使用する必要がないため)。^[q]

ページングは​​、現代のマルチタスク オペレーティング システムで広く使用されています。Linux 、386BSD、およびWindows NT は、ページングと 32 ビット セグメント オフセットをサポートする最初の Intel アーキテクチャ CPU であったため、386 用に開発されました。386 アーキテクチャは、x86 シリーズのその後のすべての開発の基礎となりました。

保護モードをサポートする x86 プロセッサは、古い 8086 クラ​​スのプロセッサとの下位互換性を保つためにリアル モードで起動します。電源投入時 (つまり起動時) にプロセッサはリアル モードで初期化され、命令の実行を開始します。読み取り専用メモリに格納される可能性のあるオペレーティング システムのブート コードによって、プロセッサが保護モードに設定され、ページングなどの機能が有効になります。逆に、リアル モード コードでよく使用されるセグメント演算は、保護モードでは許可されません。

32 ビット保護モード (別名 80386 保護モード) には、仮想 8086 モード ( V86 モードとも呼ばれる) と呼ばれるサブ動作モードもあります。これは基本的に、保護モード スーパーバイザー オペレーティング システムの制御下でリアル モード プログラムとオペレーティング システムを実行できる特殊なハイブリッド動作モードです。これにより、保護モード プログラムとリアル モード プログラムの両方を同時に実行できる柔軟性が大幅に向上します。このモードは、32 ビット バージョンの保護モードでのみ使用可能です。16 ビット バージョンの保護モードやロング モードには存在しません。

1990 年代半ばには、x86 アーキテクチャの 32 ビット アドレス空間では、大規模なデータ セットを必要とするアプリケーションのパフォーマンスが制限されていることは明らかでした。32 ビット アドレス空間では、プロセッサが直接アドレス指定できるのは 4 GB のデータのみで、ビデオ処理やデータベース エンジンなどのアプリケーションではこのサイズを超えています。64 ビット アドレスを使用すると、16 EiBのデータを直接アドレス指定できます が、ほとんどの 64 ビット アーキテクチャは完全な 64 ビット アドレス空間へのアクセスをサポートしていません。たとえば、AMD64 は 64 ビット アドレスから 48 ビットのみをサポートしており、4 つのページング レベルに分割されています。

1999 年、AMD はx86 アーキテクチャの64 ビット拡張の (ほぼ) 完全な仕様を公開し、これをx86-64と名付け、開発の意向を表明しました。この設計は現在、組み込みシステム向けの例外を除き、ほぼすべての x86 プロセッサで使用されています。

一般市場向けに量産されたx86-64チップは、実用的なプロトタイプのテストと改良に時間を費やした後、4年後の2003年に発売されました。ほぼ同じ時期に、最初の名前x86-64はAMD64に変更されました。AMD64プロセッサラインの成功とIA-64アーキテクチャの冷淡な評価により、IntelはAMD64命令セットの独自の実装をリリースせざるを得ませんでした。Intelは以前にAMD64のサポートを実装していましたが^[39]、Itaniumの新しいIA-64命令セットが広く採用される前にAMDがAMD64を市場に投入しないことを期待して、それを有効にしないことを選択しました。IntelはAMD64の実装をEM64Tとブランド化し、後にIntel 64にブランド変更しました。

Microsoft と Sun は、その資料と製品バージョン名において、 Windows およびSolarisオペレーティング システムでAMD64/Intel 64 を総称してx64と呼んでいます。Linuxディストリビューションでは、これを「x86-64」、その派生である「x86_64」、または「amd64」と呼んでいます。BSDシステムでは「amd64」が使用され、macOSでは「x86_64」が使用されます。

ロング モードは主に 32 ビット命令セットの拡張ですが、16 ビットから 32 ビットへの移行とは異なり、64 ビット モードでは多くの命令が削除されました。これは実際のバイナリ下位互換性には影響しません (これらの命令のサポートが維持される他のモードでレガシー コードを実行します) が、新しいコードのアセンブラとコンパイラの動作方法は変わります。

これは、x86 アーキテクチャの大幅な拡張が Intel 以外のメーカーによって開始され、考案された初めてのケースでした。また、Intel が外部からこの種の技術を受け入れた初めてのケースでもありました。

初期の x86 プロセッサは、8087、80287、80387 などの名前を持つ一連の浮動小数点数値コプロセッサ (略して x87) の形で、浮動小数点ハードウェアで拡張できました。これはNPX ( Numeric Processor eXtension) とも呼ばれていましたが、コプロセッサは主に浮動小数点計算に使用されますが、2 進数と 10 進数の両方の形式で整数演算も実行するため、適切な名前でした。ごくわずかな例外を除き、80486 およびそれ以降の x86 プロセッサでは、この x87 機能がチップ上に統合され、x87 命令は事実上x86 命令セットの不可欠な部分になりました。

ST(0) から ST(7) と呼ばれる各 x87 レジスタは 80 ビット幅で、IEEE 浮動小数点標準の拡張倍精度形式で数値を格納します。これらのレジスタは、ST(0) を先頭とするスタックとして編成されます。これは、オペコード スペースを節約するために行われたため、レジスタはレジスタ間命令のいずれかのオペランドに対してのみランダムにアクセスできます。ST0 は、もう一方のオペランドが ST(x) であるかメモリ オペランドであるかに関係なく、常に 2 つのオペランドのうちの 1 つ (ソースまたは宛先) である必要があります。ただし、指定された任意の ST(x) を ST(0) と交換する命令によって、スタック レジスタへのランダム アクセスが可能になります。

演算には、三角関数や指数関数などの算術関数や超越関数、スタック レジスタの 1 つに共通定数 (0、1、e (自然対数の底)、log2(10)、log10(2) など) をロードする命令が含まれます。整数機能は見落とされがちですが、x87 は 8086、80286、80386、または 64 ビット拡張機能のない x86 CPU よりも大きな整数を 1 つの命令で操作でき、整数命令を x86 CPU と x87 で並列に実行することで、小さな値 (16 ビットなど) でも繰り返し整数計算を高速化できます (x86 CPU は x87 コプロセッサが計算している間も実行を続け、x87 は計算が完了すると x86 に信号を設定するか、エラーのために対応が必要な場合は x86 に割り込みます)。

MMXはインテルが設計し、1997年にPentium MMXマイクロプロセッサ用に導入されたSIMD命令セットです。^{[40] MMX命令セットは、}インテルi860で最初に使用された同様の概念から開発されました。これは、インテルおよび他のベンダーのほとんどの後続のIA-32プロセッサでサポートされています。MMXは通常、ビデオ処理（たとえばマルチメディアアプリケーション）に使用されます。^[41]

MMX は、MM0 から MM7 (以降MMnと略す) と呼ばれる 8 つの新しいレジスタをアーキテクチャに追加しました。実際には、これらの新しいレジスタは、既存の x87 FPU スタック レジスタのエイリアスに過ぎませんでした。したがって、浮動小数点スタックに対して行われた操作はすべて、MMX レジスタにも影響します。FP スタックとは異なり、これらの MMn レジスタは相対的ではなく固定されているため、ランダムにアクセス可能です。命令セットはスタックのようなセマンティクスを採用していないため、既存のオペレーティング システムは、変更を加えることなく、マルチタスク時にレジスタの状態を正しく保存および復元できます。^[40]

各 MMn レジスタは 64 ビット整数です。ただし、MMX 命令セットの主な概念の 1 つは、パックされたデータ型の概念です。これは、レジスタ全体を 1 つの 64 ビット整数 (クワッドワード) に使用する代わりに、2 つの 32 ビット整数 (ダブルワード)、4 つの 16 ビット整数 (ワード)、または 8 つの 8 ビット整数 (バイト)を格納するために使用できることを意味します。MMX の 64 ビット MMn レジスタは FPU スタックにエイリアスされ、各浮動小数点レジスタは 80 ビット幅であるため、浮動小数点レジスタの上位 16 ビットは MMX では使用されません。これらのビットは、MMX 命令によってすべて 1 に設定され、NaNまたは無限大の浮動小数点表現に対応します。^[40]

1997年、AMDは3DNow!を導入した。^{[42]この技術の導入は}3Dエンターテイメントアプリケーションの台頭と時を同じくし、グラフィックを多用するアプリケーションのCPUのベクター処理性能を向上させるために設計された。3Dビデオゲーム開発者や3Dグラフィックスハードウェアベンダーは、AMDのK6およびAthlonシリーズのプロセッサでのパフォーマンスを向上させるために3DNow!を使用している。^[43]

3DNow! は、整数から浮動小数点への MMX の自然な進化として設計されました。そのため、MM0 から MM7 まで、MMX とまったく同じレジスタ命名規則を使用しています。^[44]唯一の違いは、これらのレジスタに整数をパックする代わりに、2 つの単精度浮動小数点数が各レジスタにパックされることです。FPU レジスタをエイリアス化する利点は、FPU レジスタの状態を保存するために使用するのと同じ命令とデータ構造を、3DNow! レジスタの状態を保存するためにも使用できることです。したがって、オペレーティング システムに特別な変更を加える必要はありません。オペレーティング システムは、これらについて認識しません。^[45]

1999年、インテルはストリーミングSIMD拡張命令セット（SSE）を導入し、2000年にはSSE2を導入した。最初の追加により、x87スタックから基本的な浮動小数点演算をオフロードできるようになり、2番目の追加によりMMXはほぼ時代遅れとなり、命令が従来のコンパイラによって現実的にターゲットとされるようになった。2004年にPentium 4プロセッサのPrescottリビジョンとともに導入されたSSE3は、インテルのハイパースレッディング技術のパフォーマンスを向上させるために、特定のメモリおよびスレッド処理命令を追加した。AMDはSSE3命令セットのライセンスを取得し、リビジョンE以降のAthlon 64プロセッサにSSE3命令のほとんどを実装した。Athlon 64はハイパースレッディングをサポートしておらず、ハイパースレッディング専用のSSE3命令がない。^[46]

SSE は、FPU スタックへのすべてのレガシー接続を破棄しました。これは、この命令セットが、MMX などの前世代の SIMD 命令セットへのすべてのレガシー接続を破棄することも意味します。しかし、これにより設計者は解放され、FPU レジスタのサイズに制限されない、より大きなレジスタを使用できるようになりました。設計者は、XMM0 から XMM7 という名前の 8 つの 128 ビット レジスタを作成しました。( AMD64では、SSE XMM レジスタの数は 8 から 16 に増加しました。) ただし、欠点は、レジスタの状態を保存できるようにするために、オペレーティング システムがこの新しい命令セットを認識する必要があることでした。そのため、Intel は、SSE 命令の使用を有効にする拡張モードと呼ばれる、保護モードのわずかに変更されたバージョンを作成しました。一方、通常の保護モードでは SSE 命令は無効のままです。SSE を認識する OS は拡張モードをアクティブにしますが、認識しない OS は従来の保護モードに入るだけです。

SSE は 3DNow! と同様に浮動小数点値のみで動作する SIMD 命令セットです。ただし、3DNow! とは異なり、FPU スタックへのレガシー接続をすべて切断します。3DNow! よりも大きなレジスタを持っているため、SSE はレジスタに単精度浮動小数点数の 2 倍をパックできます。オリジナルの SSE は 3DNow! と同様に単精度数のみに制限されていました。SSE2 では倍精度数もパックできるようになりましたが、倍精度数は 64 ビットで、1 つの 3DNow! MMn レジスタのフルサイズになるため、3DNow! では不可能でした。128 ビットの SSE XMMn レジスタでは、2 つの倍精度浮動小数点数を 1 つのレジスタにパックできます。したがって、SSE2 は単精度のみに制限されていた SSE1 や 3DNow! よりも科学計算に適しています。SSE3 では追加のレジスタは導入されません。^[46]

Advanced Vector Extensions (AVX) は、SSE レジスタのサイズを 256 ビットの YMM レジスタに倍増しました。また、より大きなレジスタに対応するために VEX コーディング スキームが導入され、要素を並べ替えるための命令もいくつか追加されました。AVX2 では追加のレジスタは導入されませんでしたが、マスキング、ギャザー、シャッフル命令が追加された点が注目に値します。

AVX-512 は、32 個の 512 ビット ZMM レジスタへのさらなる拡張と新しい EVEX スキームを備えています。モノリシック拡張を特徴とする以前のバージョンとは異なり、特定の CPU モデルが実装を選択できる多数のサブセットに分割されています。

物理アドレス拡張（PAE）は、最初にIntel Pentium Proで追加され、後にAMDによってAthlonプロセッサで追加され、^[47]最大64 GBのRAMをアドレス指定できるようになりました。PAEがない場合、32ビット保護モードの物理RAMは通常4  GBに制限されます。PAEは、より広いページテーブルエントリと第3レベルのページテーブルを持つ異なるページテーブル構造を定義し、物理アドレスの追加ビットを可能にします。32ビットプロセッサの初期の実装は理論的には最大64 GBのRAMをサポートしていましたが、チップセットやその他のプラットフォームの制限により、実際に使用できるものが制限されることがよくありました。x86-64プロセッサは、理論的には最大52ビットの物理アドレスを可能にするページテーブル構造を定義しますが、この場合も、チップセットやその他のプラットフォームの問題（使用可能なDIMMスロットの数、DIMMあたりの最大RAMなど）により、これほど大きな物理アドレス空間は実現できません。 x86-64 プロセッサでは、ロング モードに切り替える前に PAE モードをアクティブにする必要があり、ロング モードがアクティブな間はアクティブのままにしておく必要があります。そのため、ロング モードでは「非 PAE」モードは存在しません。PAE モードは、リニア アドレスまたは仮想アドレスの幅には影響しません。

2000 年代までには、32 ビット x86 プロセッサのメモリ アドレス指定の制限が、高性能コンピューティング クラスターや強力なデスクトップ ワークステーションでの使用の障害となっていました。古い 32 ビット x86 は、はるかに多くのメモリをアドレス指定できる、はるかに高度な 64 ビット RISC アーキテクチャと競合していました。ワークステーションやデスクトップ ソフトウェア アプリケーションは、まもなく 32 ビット メモリ アドレス指定の制限に達し始めるため、x86 が 64 ビット コンピューティング時代を生き残るためには、Intel と x86 エコシステム全体が 64 ビット メモリ アドレス指定を必要としていました。しかし、Intel は、64 ビット デスクトップ コンピュータへの移行をきっかけに、x86 アーキテクチャ全般から脱却するという大胆なステップを踏むのにちょうどよい時期だと感じましたが、この試みは結局失敗に終わりました。

2001年、Intelは、当初は高性能コンピューティング市場をターゲットにし、最終的には32ビットのx86に取って代わることを期待して、IA- 64という非x86 64ビットアーキテクチャをItaniumプロセッサに導入しようとした。 ^{[48] IA-64はx86と互換性がなかったが、Itaniumプロセッサはx86命令をIA-64に変換する}エミュレーション機能を提供した。しかし、これはx86プログラムのパフォーマンスに非常に大きな影響を与えたため、実際にユーザーにとって役立つことはほとんどありませんでした。プログラマーはx86プログラムをIA-64アーキテクチャ用に書き直す必要があり、そうしないと、Itaniumでのパフォーマンスは真のx86プロセッサよりも桁違いに悪くなるでしょう。市場では、下位互換性がなくなったためItaniumプロセッサは拒否され、x86チップの使用を継続することが好まれ、IA-64用に書き直されたプログラムはほとんどありませんでした。

AMDは、下位互換性が損なわれないようにしながら、64ビットメモリアドレッシングに向けて別の道を取ることを決定しました。2003年4月、AMDは64ビット汎用レジスターを備えた最初のx86プロセッサであるOpteronをリリースしました。これは、新しいx86-64拡張機能（AMD64またはx64とも呼ばれる）を使用して、 4GBをはるかに超える仮想メモリをアドレッシングできます 。x86アーキテクチャーへの64ビット拡張機能は、新しく導入されたロングモードでのみ有効になったため、32ビットおよび16ビットのアプリケーションとオペレーティングシステムは、保護モードまたはその他のモードでAMD64プロセッサを引き続き使用でき、パフォーマンスがわずかに犠牲になることなく^[49]、16ビットIntel 8086の元の命令との完全な互換性を維持できました。^{[50] : 13–14}市場は好意的に反応し、64ビットAMDプロセッサは高性能アプリケーションとビジネスまたは家庭用コンピュータの両方に採用されました。

互換性のないItaniumプロセッサが市場から拒絶され、MicrosoftがAMD64をサポートしていることを見て、Intelは対応を余儀なくされ、2004年7月に独自のx86-64プロセッサであるPrescott Pentium 4を導入した。 ^[51]その結果、IA-64命令セットを備えたItaniumプロセッサはほとんど使用されなくなり、x86はx86-64の形態を通じて、非組み込みコンピュータでは依然として主流のCPUアーキテクチャとなっている。

x86-64 では、バッファ オーバーランによって引き起こされるセキュリティ バグに対する保護を提供するNX ビットも導入されました。

AMD が x86 系譜に 64 ビットを提供し、その後 Intel がそれを採用した結果、64 ビット RISC アーキテクチャは x86 エコシステムに対する脅威ではなくなり、ワークステーション市場からほぼ姿を消しました。x86-64 は、強力なスーパーコンピューター( AMD OpteronおよびIntel Xeon の化身) で利用されるようになりました。この市場は、以前は 64 ビット RISC 設計 ( IBM Power マイクロプロセッサーやSPARCプロセッサーなど) の自然な生息地でした。 64 ビット コンピューティングへの大きな飛躍と、32 ビットおよび 16 ビット ソフトウェアとの下位互換性の維持により、x86 アーキテクチャは今日、極めて柔軟なプラットフォームになりました。x86 チップは、小型の低電力システム ( Intel QuarkやIntel Atomなど) から高速なゲーム用デスクトップ コンピューター ( Intel Core i7やAMD FX / Ryzenなど) にまで利用され、大規模なスーパーコンピューティングクラスターでも主流となっており、スマートフォンおよびタブレット市場で競合相手は実質的にARM 32 ビットおよび 64 ビット RISC アーキテクチャのみとなっています。

2005 年より前、x86 アーキテクチャ プロセッサは、 1974 年にGerald J. PopekとRobert P. Goldbergによって作成された仮想化の仕様であるPopek と Goldberg の要件を満たすことができませんでした。ただし、プロプライエタリおよびオープン ソースの両方のx86 仮想化ハイパーバイザ製品は、ソフトウェア ベースの仮想化を使用して開発されました。プロプライエタリ システムには、Hyper-V、Parallels Workstation、VMware ESX、VMware Workstation、VMware Workstation Player、Windows Virtual PCが含まれ、フリーおよびオープン ソースシステムには、 QEMU、Kernel-based Virtual Machine、VirtualBox、Xenが含まれます。

2005年にAMD-VとIntel VT-x命令セットが導入されたことで、x86プロセッサはPopekとGoldbergの仮想化要件を満たすことができました。^[52]

APX（Advanced Performance Extensions）は、汎用レジスタの数を16から32に倍増し、汎用パフォーマンスを向上させる新機能を追加する拡張機能です。^{[53] [54] [55] [56]これらの拡張機能は「世代的な」 [57]}や「64ビット以来最大のx86追加」と呼ばれています。^{[58] Intelは、} GNUコンパイラコレクション（GCC）14にAPXサポートを提供しました。 ^[59]

アーキテクチャ仕様^[60]によれば、 APXの主な機能は以下のとおりです。

• 拡張GPR（EGPR）と呼ばれる16個の追加汎用レジスタ
• 多くの整数命令の3オペランド命令形式
• フラグを変更しない共通命令とのロード、ストア、比較のための新しい条件付き命令
• 最適化されたレジスタ保存/復元操作
• 64ビット絶対直接ジャンプ命令

汎用命令の拡張 GPR は 2 バイトのREX2プレフィックスを使用してエンコードされますが、既存のAVX / AVX2 / AVX-512命令の新しい命令と拡張オペランドは、異なる命令グループに使用される 4 つのバリアントを持つ拡張 EVEXプレフィックスを使用してエンコードされます。

• Rosenblum , Mendel; Garfinkel , Tal ( 2005年5 月)。「仮想マシン モニター: 現在のテクノロジと将来の動向」。IEEE Computer。38 ( 5): 39–47。CiteSeerX 10.1.1.614.9870。doi :10.1109/MC.2005.176。S2CID 10385623  。 

• インテルがx86を廃止できない理由
• 32/64 ビット x86 命令リファレンス
• Intel 組み込み命令のインタラクティブなリファレンス ツールである Intel Intrinsics Guide
• Intel® 64 および IA-32 アーキテクチャ ソフトウェア開発者マニュアル
• AMD 開発者ガイド、マニュアル、ISA ドキュメント、AMD64 アーキテクチャ