複合命令セットコンピュータ

複合命令セットコンピュータ（CISC / ˈ s ɪ s k /）は、単一の命令で複数の低レベル操作（メモリからのロード、算術演算、メモリへのストアなど）を実行したり、単一の命令内でマルチステップ操作やアドレッシングモードを実行したりできるコンピュータアーキテクチャです。^{[要出典]この用語は、}縮小命令セットコンピュータ（RISC）^[1]と対比して遡及的に造られたため、 RISC以外のすべてのものを表す包括的な用語になりました^{[要出典]。}一般的な差別化特性^{[疑わしい-議論]}は、ほとんどのRISC設計ではほとんどすべての命令で均一な命令長が使用され、ロード命令とストア命令が厳密に分離されていることです。

CISC アーキテクチャの例には、複雑なメインフレーム コンピュータから、メモリのロードおよびストア操作が算術命令から分離されていない単純なマイクロコントローラまでが含まれます。^{[引用が必要]}遡及的に CISC とラベル付けされた特定の命令セット アーキテクチャには、 System/360からz/Architecture、PDP-11およびVAXアーキテクチャなど、多数あります。多くの学術出版物で CISC とラベル付けされているよく知られたマイクロプロセッサとマイクロコントローラには、 ^{[引用が必要]} Motorola 6800、6809 、および68000ファミリ、 Intel 8080、iAPX 432、x86、および8051ファミリ、 Zilog Z80、Z8 、およびZ8000ファミリ、National Semiconductor NS320xxファミリ、 MOS Technology 6502ファミリなどがあります。

一部の設計は、一部の著者によって境界線上のケースとみなされてきました。^{[誰? ]}たとえば、Microchip Technology PIC は、一部の界隈では RISC と呼ばれ、他の界隈では CISC と呼ばれています。

RISC の考え方が普及する以前は、多くのコンピュータ設計者がいわゆるセマンティック ギャップを埋めようと試みました。つまり、プロシージャ呼び出し、ループ制御、複雑なアドレッシング モードなどの高水準プログラミング構造を直接サポートする命令セットを設計し、データ構造と配列アクセスを 1 つの命令にまとめようとしたのです。命令は通常、コード密度をさらに高めるために高度にエンコードされています。このような命令セットはコンパクトなため、プログラムサイズが小さくなり、メイン メモリ アクセス (遅い場合が多い) が少なくなり、当時 (1960 年代初頭以降) はコンピュータ メモリとディスク ストレージのコストが大幅に節約され、実行速度も速くなりました。また、FortranやAlgolなどの高水準言語が常に利用可能または適切であるとは限らなかったため、アセンブリ言語でも優れたプログラミング生産性が得られました。実際、このカテゴリのマイクロプロセッサは、特定の種類の重要なアプリケーションでは今でもアセンブリ言語でプログラムされることがあります。^{[出典が必要]}

1970 年代に高級言語を分析すると、コンパイラが対応する複雑な機械語を生成することが示されました。新しい命令によってパフォーマンスを向上できることが判明しました。アセンブリ言語での使用を意図されていなかったが、コンパイルされた高級言語に適した命令がいくつか追加されました。コンパイラは、これらの命令を利用できるように更新されました。意味的に豊富な命令とコンパクトなエンコーディングの利点は、現代のプロセッサでも、特にキャッシュが中心的コンポーネントである高性能セグメント (ほとんどの組み込みシステムとは対照的) で見ることができます。これは、これらの高速だが複雑で高価なメモリは、本質的にサイズが限られているため、コンパクトなコードが有益となるためです。もちろん、これらが必要な根本的な理由は、メイン メモリ (つまり、今日のダイナミック RAM ) が (高性能) CPU コアに比べて依然として遅いためです。

多くの設計では、低コストで高いスループットという目標を達成し、高水準言語構造をより少ない命令で表現できるようにしましたが、常にそうであるとは限りませんでした。たとえば、複雑なアーキテクチャのローエンド バージョン (つまり、使用するハードウェアが少ない) では、複雑な命令 (プロシージャ コールや Enter 命令など) を使用せず、より単純な命令のシーケンスを使用することでパフォーマンスを向上できる場合があります。

その理由の 1 つは、設計者 (マイクロコード作成者) が、利用可能な基本ハードウェアで効率的に実装できない機能を含むアセンブリ言語命令を「過剰に設計」することがあったためです。たとえば、めったに使用されないレジスタまたはメモリ位置の設定など、「副作用」(従来のフラグより上) が発生する可能性があります。これを通常の (重複しない) 内部バス、または外部バス経由で実行した場合、毎回余分なサイクルが必要になるため、非常に非効率的になります。

バランスの取れた高性能設計であっても、高度にエンコードされた (比較的) 高レベルの命令をデコードして、限られたトランジスタ バジェット内で効率的に実行するのは複雑になる可能性があります。そのため、デコード テーブルやマイクロコード シーケンスに基づく、より単純だが (通常は) 低速なソリューションが適切でない場合、このようなアーキテクチャではプロセッサ設計者に多大な労力が要求されます。トランジスタやその他のコンポーネントが限られたリソースであった当時は、コンポーネントの数も少なくなり、他の種類のパフォーマンス最適化の機会も少なくなっていました。

多くの (ただしすべてではない) CISC プロセッサのマイクロコードで定義されたアクションを実行する回路は、それ自体が、非常に初期の CPU 設計を多くの点で構造的に彷彿とさせるプロセッサです。1970 年代初頭、これにより、シーケンスやデコード用の (当時は比較的大きくて高価な) ROM テーブルやPLA構造なしで対処しやすくするために、よりシンプルなプロセッサ設計に戻るというアイデアが生まれました。

初期の（遡及的に）RISCと名付けられたプロセッサ（IBM 801  – IBMのワトソン研究所、1970 年代半ば）は、もともと CISC 設計の内部マイクロコード カーネルまたはエンジンとして使用することを意図した、密にパイプライン化された単純なマシンでしたが^{[要出典]、} RISC の考え方をやや広い範囲に紹介したプロセッサにもなりました。目に見える命令セットも単純で規則的であるため、マシン コード レベル（つまり、コンパイラが認識するレベル）で重複するプロセッサ ステージ（パイプライン）を実装することが容易になります。ただし、そのレベルでのパイプラインは、命令サイクル時間を短縮するために、一部の高性能 CISC「スーパーコンピュータ」ですでに使用されていました（当時実行可能な限られたコンポーネント数と配線の複雑さの中で実装するのは困難でしたが）。一方、CISC プロセッサの内部マイクロコード実行は、特定の設計に応じてパイプライン化の程度が増減するため、RISC プロセッサの基本構造に多少似ています。

1965年に初めて出荷されたCDC 6600スーパーコンピュータも、遡及的にRISCと呼ばれています。^{[2] [3]} このコンピュータはロード・ストア・アーキテクチャを採用しており、プログラマの制御下で最大5つのロードと2つのストアを同時に実行できます。また、同時に動作できる複数の機能ユニットも備えていました。

より現代的な文脈では、いくつかの典型的な CISC アーキテクチャで使用される複雑な可変長エンコーディングにより、CISC プログラミング モデルのスーパースカラー実装を直接構築することが複雑になりますが、それでも実現可能です。インオーダー スーパースカラーのオリジナルPentiumとアウトオブオーダー スーパースカラーのCyrix 6x86は、この有名な例です。典型的な CISC マシンのオペランドの頻繁なメモリ アクセスにより、コードから抽出できる命令レベルの並列性が制限される場合がありますが、これは、最新の設計で使用される高速キャッシュ構造やその他の対策によって強く調整されます。本質的にコンパクトで意味が豊富な命令により、マシン コード単位 (つまり、バイトまたはビットあたり) あたりに実行される平均作業量は、CISC プロセッサの方が RISC プロセッサよりも多く、これが現代のキャッシュ ベースの実装で大きな利点となる可能性があります。

ロジック、PLA、マイクロコード用のトランジスタは、もはや希少なリソースではありません。今日では、トランジスタの最大数によって制限されるのは、高速の大容量キャッシュ メモリだけです。複雑ではありますが、CISC デコーダのトランジスタ数は、プロセッサあたりのトランジスタの総数 (通常、大部分はキャッシュに使用されます) のように指数関数的に増加することはありません。より優れたツールと強化されたテクノロジとともに、これは、ロード ストア制限のない高度にエンコードされた可変長設計の新しい実装 (つまり、非 RISC) につながっています。これは、広く普及している x86 (以下を参照) などの古いアーキテクチャの再実装や、組み込みシステムや同様の用途向けのマイクロコントローラの新しい設計を左右します。最新の x86 の場合のスーパースカラーの複雑さは、命令を 1 つ以上のマイクロ操作に変換し、それらのマイクロ操作を動的に発行する、つまり間接的かつ動的なスーパースカラー実行によって解決されました。Pentium ProとAMD K5 は、この初期の例です。これにより、かなり単純なスーパースカラー設計を (かなり複雑な) デコーダ (およびバッファ) の後に配置できるようになり、多くの点で両方の長所を活かすことができるようになります。この手法は、IBM z196以降のz/Architectureマイクロプロセッサでも使用されています。

CISC と RISC という用語は、CISC と RISC の設計と実装の両方が継続的に進化するにつれて、あまり意味をなさなくなってきました。最初の高度に (または緊密に) パイプライン化された x86 実装であるIntel、AMD、Cyrix、IBMの 486 設計は、その前身であるすべての命令をサポートしていましたが、最大効率を達成したのは、典型的な RISC 命令セット (つまり、典型的な RISCロード ストア制限なし) を少し上回るだけの、かなり単純な x86 サブセットだけでした。 ^[要出典] Intel P5 Pentium世代は、これらの原則のスーパースカラー バージョンでした。ただし、最新の x86 プロセッサは (通常) 命令をデコードして、内部でバッファリングされたマイクロ操作の動的シーケンスに分割します。これにより、パイプライン化された (重複した) 形式でより大きな命令のサブセットを実行し、コード ストリームからより高度な並列処理を抽出して、さらに高いパフォーマンスを実現できます。

一般的な単純化（一部の学術テキストにも見られる）に反して、すべての CISC がマイクロコード化されていたり、「複雑な」命令を持っているわけではない。^[要出典] CISC は、ロード・ストア (RISC) アーキテクチャ以外のものを意味する包括的な用語になったため、CISC を定義するのは命令の数でも、実装や命令の複雑さでもなく、算術命令がメモリ アクセスも実行することである。^{[要出典] [4] [検証失敗]}小型の 8 ビット CISC プロセッサと比較すると、RISC 浮動小数点命令は複雑である。CISC は複雑なアドレッシング モードを持つ必要すらない。32 ビットまたは 64 ビット RISC プロセッサは、小型の 8 ビット CISC プロセッサよりも複雑なアドレッシング モードを持っている可能性がある。

PDP -10、PDP-8、Intel 80386、Intel 4004、Motorola 68000、System zメインフレーム、Burroughs B5000、VAX、Zilog Z80000、MOS Technology 6502は、命令の数、サイズ、形式、レジスタの数、タイプ、サイズ、使用可能なデータ型が大きく異なります。 一部は、部分文字列のスキャン、任意精度の BCD 演算、超越関数などの操作をハードウェアでサポートしていますが、8 ビットの加算と減算のみをサポートするものもあります。 しかし、これらはすべて CISC カテゴリ^{[引用が必要]}に属します。これは、実際の計算を実行する同じ命令内でメモリの内容をロードおよび/または保存する「ロード操作」命令があるためです。たとえば、固定長命令が 8 つしかなくマイクロコードがまったくない PDP-8 は、命令の動作方法から CISC です。230 を超える命令 (一部の VAX よりも多い) と、レジスタ名の変更や並べ替えバッファなどの複雑な内部構造を持つ PowerPC は RISC です。一方、Minimal CISC は命令が 8 つしかありませんが、メモリ アクセスと計算を同じ命令で組み合わせているため、明らかに CISC です。

• 縮小命令セットコンピュータ
• 1命令セットコンピュータ
• ゼロ命令セットコンピュータ
• ＶＬＩＷ
• マイクロコード
• 命令セットアーキテクチャの比較

• マノ、M.モリス。コンピュータシステムアーキテクチャ（第3版）。ISBN 978-0131755635。